Introduccion html

sEc.12-5

E P I L A .S U B R U T I N A S I N T E R R U P C I O N

gs

Direccionamiento indexado: Las instrucciones en este modo contienen 3 bytes con los últimos dos conformando una dirección de 16 bits. La parte d-eIa dirección de la instrucción se agregaal valor presentealmaádo en el registro índice para obtener la dirección efectiva. El registro ""t índice se incrementa a menudo o sedecrementapara facilitar la ejecución de los bucles del programa y tener acceso a tablas de datos almacenados en la memoria. Direccionamiento de registro base: Este es similar al modo de direccionamientoindexado, excepto que la parte de dirección de la instrucción consiste de un número de bits que es menor que el número de bits requeridos,para una dirección completa. La dirección efectiva se calculaagregandoei contenido de un registro índice a la dirección parcial en Ia iñstrucción. El registro usado en el modo se llama a menudo registrobase en vez de registrJíndice. El registro base retiene una dirección base y la con resdirección truncada en la instrucción especificaun desplazamiento pecto a la direcciónbase. Direccionamiento indirecto: En este modo la parte de la dirección la instrucciónespecificala dirección donde se almacena la dirección de efectiva. El control Íee la parte de la dirección de la instrucción y la usa para direccionarla memoriá con el fin de leer la dirección efectiva.La memoria debe ser accesadade nuevo para leer el operandosi la instrucción es
ü>\ \¡n sp:*.,ss

fu áiti".ié"

de bifurcación la cual es trasferida al PC '

. R s \r is=t.rsqoii:o

&c tisca'

s
>-

+

Z
a

(, é
T

I I

ó

,' ¿
.l!

G
S >
v I I

AR

Z':
7!

:

5U J-

tc--

|
|

.¡.-r

¡4

¿

rl
óó
\q

Ll

|lr¡.or ñ I
F á

I tT lT T t t

Q
!

ffi7

@8

cIRcUIToSINTEGRADoS IGITALES D

cAP. 13

positivos Mos debe ser tal que la resistencia de e2, cuando está conduciendo.es mucho menor que la resistenciade el puiu*""tuner ra sarida y a un_r'oltaje por debajode V,. La compuerta NAND mostrada en la Figura 13-21(b) usa transistores emisores' Las entradas A y B deben r", u*i". dt;;á." que todos los transistores conduzcan y.causenque la.salida .u po"g"'"it". si cualquier enrrada estaja, el tra.nsisto.r co.respo.rdientl.;-ñ;;';n..corte y la sarida será alta. De nuevo, la resistencia en serie r¡.maaa p"; lo.,ú.p".i;i;;; \1oS _a_ctivos, debe ser me_nor que la correspondiente la resistenciade a carga Mos. La compuertaNoR, mostrada .n r" rigui"*tá-zt(.), usa tran_ sisto¡es en paralelo. si entrada_ atia, es -son co*espon_ _c-ualquier diente co.nduce la salida y "-r-li""ri.tor bajas, b"¡". si todas tas e.,tra¿a. todos "r ios transistoresactivos estarán en corte y la sarida ".tu.¿ "1t". 13-8 M O S C O M P L E M EN T A D OC M O S ) (

Los circuitos Mos complementados obtienen ventaja del hecho de que ambos dispositivosde :-ar3l n y p puedenser fabricadosen el mismo substrato. Los circuitos cMos cór,iiáte' de ambos tip".-a. iispositivos MoS interconectados para fo¡mar funciones lógicas. El circuito básico es el inversor' que consiste de un transistor de ca'al tipo p y un transistor de canal tipo n, comose muestra en la Figural}_22(a). El terminal de la fuente del dispositivo de canal p está en vo, y er terminal de la fuente del dispositivo de canal n está a tierra. pi"uálo, i;-t;;-il.de estar entre f 3 v f 18 v. Los dos niveles de voltaje son 0 ü pa#.iiiuur bajo y vro para el nivel alto. Para comprenderla operacióndel inversor,. debe se repasarel comportamiento del transisto¡ MOS de laseccionprevla:
I . El Mos de canal n conducecuando su voltaje de puerta a fuente es

positivo.

2 . El MOS de canal p conducecuando su voltaje de puerta a fuente es negativo. 3' cualquier tipo de dispositivo se pone en corte cuando su voltaje de puerta a fuente es céro. considere ahora la operacióndel inversor. cuando su entrada es baja ambas puertas están en potencial cero. La entrada r.t¿-, -voo...