Jgkgiug

El 486 tiene cuatro nuevas instrucciones específicas para él, que no existen en el 386. Tres de ellas están relacionadas con la caché interna que incorpora el 486 para datos y código. La cuarta serefiere a la caché de la tabla de páginas.
[Editar]
Carga y almacenamiento de registros de prueba MOV TRn, reg32

Como en el 486 existen tres nuevos registros relacionados con la caché interna, lafunción MOV también puede acceder a ellos.
[Editar]
Invalidación del contenido de la caché INVD

Con esta se invalida totalmente el contenido de la caché interna y se genera un ciclo de bus paraindicar que a su vez las cachés externas deban invalidar sus contenidos. La instrucción se ejecuta en cuatro ciclos de reloj.
[Editar]
Invalidación de la caché previa actualización de la memoriaWBINVD

Con esta se invalida totalmente el contenido de la caché interna y se genera dos ciclos de bus la primera indica a las cachés de tipo de escritura obligada que deberán actualizar la memoriaprincipal. Para indicar a la segunda que a su vez las cachés externas deban invalidar sus contenidos. La instrucción se ejecuta en 5 ciclos de reloj.
[Editar]
Invalidación de una entrada de la TLB(Translation Loackside Buffer)

Genera una dirección virtual a partir del operando dado e invalida la correspondiente entrada de la caché de la tabla de páginas, la TLB. Invalida la entrada de la TLB quereferencia a la página que incluye la dirección del operando en memoria dado. Esta instrucción codifica como INVLPG m y se ejecuta en doce ciclos.
[Editar]
Registros de prueba de la TLB

Losregistros de prueba son una parte formal de la arquitectura 386 tenía para el arqueo del TLB (TR6 Y TR7). El 486 añade otros tres registros más de 32 bits para el control del buen funcionamiento de lacaché interna del procesador.

El registro TR6 no se ha modificado respecto al del 386. El TR7añade algunos bits más. Estos son:
PCD: Bit PCD de la entrada de la tabla de páginas.
PWT: bit PWD de la...