Jhkjhjkhjk

| Universidad Autónoma de Chihuahua | |
| Facultad de Ingeniería | |

Circuitos Lógicos

Practica No. 7

Equipo No.2:
Miguel Ángel Chaparro Quiñones | 214916 |
Francisco Adrián Seañez Lujan | 215046 |
José Adrian Díaz Villalba | 214673 |
Kenji Komaba González | 214758 |
Edgar Gabriel Rodríguez Zepeda | 215056 |
Alejandro Valenzuela Aguirre | 214976 |

Fecha de Entrega:26-mayo-2010

INDICE

* Introducción……………………..………………………………….......................Pág. 3

* Procedimiento……………………………….………..……....………………….…Pag.4
* 1er Ejercicio: Función A*B + C*D…..………………………..……....……………………...…Pag.4
* 2do Ejercicio: Función A*B*C*D ...………..……....………………..……....………………...Pag.5
* 3er Ejercicio: Función A*B +A*B..……..……....………………..……....………………….…Pag.6

* Conclusiones…..………………..………………………………….......................Pág. 7INTRODUCCIÓN

Este documento es acerca de la practica 7 de Circuitos Logicos I, la cual consta de implementar un contador de 0 a 99, utilizando dos circuitos BCD (TTL 7490) y un generador de pulso (555) y componentes de la practica anterior.
Un contador BCD (TTL 7490) es un circuito lógico secuencial que realiza una secuencia de conteo en condigo binario BCD, del 0 al 9, está formado porflip-flops y compuertas.
Objetivos de la practica:
* Conocer el funcionamiento de los contadores en este caso del 7490 al realizar el circuito.
* Así como la forma correcta en que deben ser conectados para generar los números.
* Así mismo utilizaremos el decodificador de display 7447.MARCO TEORICO

Contador BCD (TTL 7490)

El 74LS90 es un contador de decadas con salida BCD en binario, con cada entrada de reloj semueven las 4 salidas para contar en binario de 0 (0000) hasta 9 (1001). Su tabla de verdad es muy simple, por ejemplo para el 3 (1100) y para el 7 (1110) fíjate que las salidas Q están contadas al reves, no se confunda.

Estos circuitos tienen la característica de tener dos entradas MR (master reset) y otras dos MS (master set), además de dos entradas de reloj (activadas por flanco de subida).El recuento avanza de modo que la entrada de reloj se convierte en baja (por la caída de punta), esto se indica por la barra sobre la etiqueta de reloj. Este es el comportamiento habitual de reloj de los contadores de rizado y significa una salida del contador puede conducir directamente a la entrada de reloj del contador al lado de una cadena.
El contador se divide en dos secciones: clockA-QA yclockB-QB-QC-QD. Para un uso normal de control de calidad para conectar clockB para unir las dos secciones, y conectar la señal de reloj externa para clockA.
Para el funcionamiento normal al menos una reset0 de entrada debe ser baja, por lo tanto se restablece de alta el contador a cero (0000, GC-bajo QD). Tenga en cuenta que el 7490 tiene un par de entradas en las patillas reset9 6 y 7, estosrestablecer el contador a nueve (1001) para que al menos uno de ellos debe ser baja para el recuento de ocurrir.
Contando a menos que el máximo (9 o 15) se puede lograr mediante la conexión de la salida adecuada (s) a los dos reset0 insumos. Si sólo una entrada de reset se requiere las dos entradas pueden conectarse entre sí. Por ejemplo: a contar desde 0 hasta 8 conectar control de...