Juego De La Serpiente Usando Un Microprocesador Mips

PROYECTO 3: JUEGO DE LA SERPIENTE USANDO UN MICROPROCESADOR MIPS

Sergio Salazar Morales
e-mail: sergiosmcr@gmail.com
José Carlos Azofeifa Sandoval
e-mail: jcaser@hotmail.com

Abstract: This document contents design of a program circuit that uses Verilog VHD language and the Spartan 3E device, this circuit is able to make snake game, the game is played moving a snake using the keyboards,the main objective is to eat all the mouses to finish the level, in the game you must avoid to crash with the edge or with your tail while it increased every time you eat a mouse this projects is projected in VGA monitor.

PALABRAS CLAVE: microprocesador, mips, ensamblador, juego de la serpiente.

INTRODUCCIÓN

Una gran parte de los sistemas digitales requieren una interfaz para que unusuario pueda visualizar información acerca de variables físicas o parámetros del sistema según sea la aplicación, para esto resulta útil el manejo de displays LCD, así como monitores VGA. Además, para estos sistemas es muy apropiado utilizar dispositivos de entada de datos que sean amigables con el usuario tales como lo son los teclados de computadora.

En este artículo se expone el diseñode un sistema capaz de mostrar en un monitor VGA el popular juego “Serpiente”, esto se realizó haciendo uso de un FPGA de la tarjeta Spartan 3E de Xilinx ®.

Además de la visualización en el monitor es posible
observar los puntos del juego en los LEDS.

CODIFICACIÓN DE DATOS

Para el diseño de este proyecto se decidió dividir la pantalla del monitor con la distribución de pixelesque se muestra en la Figura 1. Se observa que las columnas (x) se enumeran del 0 al 9 y las filas (y) se enumeran del 0 al 7. Esta es la manera mediante la cual se codifica la posición de la cabeza de la serpiente en lo que corresponde al algoritmo del procesador: usando pares coordenados (x, y). Afuera del microprocesador existen módulos que decodifican esta información para convertirla en unaposición real de la matriz de pixeles VGA y viceversa.

En cuanto a la información correspondiente a la tecla digitada por el teclado, existe una señal “datoTeclado” de dos bits cuya codificación de los datos se muestra en la Tabla 1.

[pic]
Figura 1. Distribución de pixeles en el monitor

Tabla 1. Codificación de los valores de la señal “datoTeclado”.

|CODIGO|SIGNIFICADO |
|0 |Izquierda |
|1 |Derecha |
|2 |Arriba |
|3 |abajo |

ARQUITECTURA DEL SISTEMA

El sistema diseñado se encuentra dividido en varios módulos como se muestra en la Figura 7. En las siguientessub-secciones se explicará con detalle el funcionamiento de cada uno de estos módulos.

1 MICROPROCESADOR Y FLIP FLOPS (FF)

En la Figura 8 se muestra la arquitectura del microprocesador MIPS multiciclo usado en este proyecto. En general se tomó como base la arquitectura propuesta en [2] y a partir del diagrama allí encontrado se realizaron pequeñas modificaciones para obtener el esquema mostradoen la Figura 8.

Entre las principales modificaciones con respecto a la arquitectura encontrada en [2] se tiene la eliminación de los módulos de desplazamiento de 2 bit hacia la izquierda cuya función era multiplicar por 4 las direcciones de memoria ya que, en la arquitectura de la referencia citada, la memoria de datos e instrucciones posee direcciones de 8 bits de largo por lo cual serequieren 4 direcciones de memoria por instrucción y el PC crece de cuatro en cuatro. En nuestro diseño se implementaron memorias de 32 bits de largo por lo cual las direcciones del PC crecen de uno en uno.

La otra modificación que se hizo fue divididir la memoria de datos en dos: una memoria de entrada y una memoria de salida.

En cuanto a la lógica de los módulos del microprocesador MIPS...