karnaugh

MAPA DE KARNAUGH
Es un diagrama utilizado para la simplificación de funciones algebraicas 
Booleanas. El mapa de Karnaugh fue inventado en 1950 por Maurice
Karnaugh, un físico y matemático de los laboratorios Bell.
Los mapas de Karnaugh reducen la necesidad de hacer cálculos
extensos para la simplificación de expresiones booleanas, aprovechando
la capacidad del cerebro humano para elreconocimiento de patrones y
otras formas de expresión analítica, permitiendo así identificar y eliminar
condiciones muy inmensas.
El mapa de Karnaugh consiste en una representación bidimensional de
la tabla de verdad de la función a simplificar. Puesto que la tabla de
verdad de una función de N variables posee 2N filas, el mapa K
correspondiente debe poseer también 2N cuadrados.

MAPA DE KARNAUGH
Lasvariables de la expresión son ordenadas en función de su peso y
siguiendo el código Gray, de manera que sólo una de las variables varía
entre celdas adyacentes. La transferencia de los términos de la tabla de
verdad al mapa de Karnaugh se realiza de forma directa, albergando un 0 ó
un 1, dependiendo del valor que toma la función en cada fila. Las tablas de
Karnaugh se pueden utilizar para funciones dehasta 6 variables.
METODO DE SIMPLIFICACION
La efectividad de la simplificación booleana no debe depender de
nuestra habilidad usando leyes y reglas Es necesaria la utilización
de una metodología sistemática para simplificar las funciones
booleanas Los objetivos de este tema son: Describir el método
de Karnaugh para la simplificación de funciones lógicas en forma
de suma de productos y de productode sumas
Definir el
concepto de función incompletamente especificada. Introducir la
necesidad de minimizar de forma conjunta las funciones
correspondientes a circuitos con salida múltiple.

MAPA DE KARNAUGH
METODO DE SIMPLIFICACION
Simplificación de la suma de productos La minimización de una suma de
productos comienza agrupando los 1 que estén situados en celdas
adyacentes del mapa Un grupo debecontener el mayor número posible
de celdas ▫ Toda celda del grupo debe ser adyacente a otra celda del
grupo ▫ El número de celdas de cada grupo debe ser potencia de dos
Cada 1 del mapa debe estar incluido en al menos un grupo, aunque un 1
puede estar incluido en varios grupos solapados Puede haber varias
agrupaciones válidas posibles, pero siempre teniendo en cuenta que el
objetivo final de esteproceso es maximizar el tamaño de los grupos al
mismo tiempo que se trata de minimizar el número de grupos

FAMILIAS LOGICAS DE CIRCUITOS INTEGRADOS

Una familia lógica es el conjunto de circuitos integrados
los cuales pueden ser interconectados entre si, sin
ningún tipo de Interface, es decir, una salida de un CI
puede conectarse directamente a la entrada de otro CI de
una misma familia. Se diceentonces que son
compatibles.
Las familias pueden clasificarse en bipolares y MOS.
podemos mencionar algunos ejemplos. Familias
bipolares: RTL, DTL, TTL, ECL, HTL, IIL. Familias MOS:
PMOS, NMOS, CMOS. Las tecnologías TTL (lógica
transistor- transistor) y CMOS (metal oxido-semiconductor
complementario) son los mas utilizadas en la fabricación
de CI’s SSI (baja escala de integración) y MSI (mediaescala de integración).

FAMILIAS LOGICAS DE CIRCUITOS INTEGRADOS

NIVELES LÓGICOS
Para que un CI TTL opere adecuadamente, el fabricante especifica que una
entrada baja varíe de 0 a 0.8V y una alta varíe de 2 a 5V. La región que esta
comprendida entre 0.8 y 2V se le denomina región prohibida o de
incertidumbre y cualquier entrada en este rango daría resultados
impredecibles.
Los rangos de salidasesperados varían normalmente entre 0 y 0.4V para una
salida baja y de 2.4 a 5V para una salida alta.
La diferencia entre los niveles de entrada y salida (2-2.4V y 0.8-0.4V) es
proporcionarle al dispositivo inmunidad al ruido que se define como la
insensibilidad del circuito digital a señales eléctricas no deseadas.
Para los CI CMOS una entrada alta puede variar de 0 a 3V y una alta de 7 a
10V...