la humanidad

Congreso de Microelectrónica Aplicada 2010

Diseño de un circuito integrado conversor
Serie-Paralelo y Paralelo-Serie en un proceso CMOS
de 0.5 µm
Barbeito P.; Carrá M.; García Inza M.
Seminario de diseño y fabricación de circuitos integrados en tecnología CMOS.
Departamento de electrónica, Facultad de ingeniería, Universidad de Buenos Aires.
B. Conversión Paralelo-Serie
En este caso losdatos se introducen de manera paralela al
SR como se muestra en la figura 2. Para que esto sea posible,
cada etapa debe poseer un control para efectuar la precarga de
la información en cada bit. Para presentar los datos en la salida,
una señal de clock debe ser suministrada al SR permitiendo así
que los datos circulen por los FF y finalmente sean presentados
de manera serial y sincrónicacon el clock suministrado.

Abstract—Este trabajo presenta el diseño, simulación y layout de
módulos genéricos y escalables de conversión serie-paralelo y
paralelo-serie que permitan transmitir o recibir una serie de bits
y presentarlos internamente en el integrado en forma paralela.
Los circuitos serán fabricados en un proceso CMOS comercial de
0.5µm al que se accede a través del consorcioMOSIS y luego se
testeará su funcionamiento.

I. INTRODUCCIÓN
En la actualidad la cantidad de bits por palabra que utilizan
los circuitos electrónicos es cada vez mayor. Intentar acceder a
estos datos en forma paralela presenta una serie de dificultades.
Por ejemplo al aumentar la cantidad de pines del encapsulado
aumenta el costo, aparecen inconvenientes en el ruteo y la
velocidad detransferencia se ve limitada debido al efecto de
crosstalk. Una solución es transmitir la información en forma
serial a través de un solo pin, lo que permite elevar la velocidad
de transmisión, reducir la cantidad de pines necesarios en el
encapsulado y por lo tanto aumentar la flexibilidad en cuanto a
cantidad de bits por palabra.

Datos
Paralelo 8
Bits

Figura 2. Conversión Paralelo-SerieA. Conversión Serie-Paralelo
La conversión serie paralelo se efectúa mediante la ayuda
de un registro de desplazamiento (SR) tal como se muestra en
la figura 1. El SR a su vez posee una entrada de clock
sincrónico con la señal de datos que permite que los datos
evolucionen en las etapas del SR.

SR

Bus 8 Bits

Datos Serie

Control

II. TEORÍA DE FUNCIONAMIENTO

Datos SerieSR

III.

DESCRIPCIÓN DEL CIRCUITO

A. Conversor Serie-Paralelo
Este dispositivo contiene un registro de desplazamiento de
8 bits con entrada de datos serial y salida paralela que alimenta
un registro de almacenamiento de 8 bits compuesto por una
serie de registros implementados con FFs tipo D (figura 3).
Las señales QA – QH son las salidas de datos en forma
paralela provenientes delos buffers ubicados en las salidas de
los registros de almacenamiento.

RA

El registro de desplazamiento y el de almacenamiento
poseen entradas de clock separadas. También dispone de
entradas de reset RCLR (establece el valor bajo para todos los
biestables del registro de almacenamiento) y SRCLR (establece
el valor bajo para todos los biestables del registro de
desplazamiento) yfinalmente dispone de una salida QH´ para
propósitos de cascada con otro módulo de la misma especie
para incrementar la cantidad de bits de la palabra a convertir.

Control

Figura 1. Conversión Serie-Paralelo

Después de una serie determinada de ciclos de clock, 8 en
nuestro caso, un conjunto de registros leen los valores de los
bits internos del SR, guardan el estado y presentan lainformación de manera paralela.

B. Conversor Paralelo-Serie
Este tipo de conversión es implementada mediante un SR
de 8 bits que desplaza los datos desde QA hacia QH cuando es

152

Congreso de Microelectrónica Aplicada 2010

Figura 3. Esquemático del circuito Serie-Paralelo QA-QH Salida de datos paralelo. RCLR Reset del registro de almacenamiento, RSCLR Reset del registro de
desplazamiento,...