Lab 03 Arqui



UNIVERSIDAD NACIONAL SAN CRISTOBAL DE HUAMANGA
FACULTAD DE INGENIERÍA DE MINAS, GEOLOGÍA Y CIVIL
ESCUELA DE FORMACIÓN PROFESIONAL DE INGENIERÍA DE SISTEMAS

INFORME NRO 03

GRUPO: Nro. 2TEMA: SIMPLIFICACION DE CIRCUITOS LOGICOS

ÁREA: Sistemas digitales y Arquitectura de Computadoras

DOCENTE: ING. Christian Lezama Cuellar

ALUMNO: RAMIREZ PIZARRO, Marvin 27120524AYACUCHO – PERÚ
2015













1. OBJETIVO
Diseñar, minimizar e implementar circuitos lógicos aplicando los teoremas del Algebra de Boole y el método de simplificación de los Mapas deKarnaugh.
Simular y comprobar la equivalencia de algunos circuitos lógico con el apoyo del simulador PROTEUS ISIS.

2. INFORME PREVIO
Investigar y completar los cuadros resumen de la hojas deespecificaciones técnicas de los siguientes circuitos integrados: 74LS00, 74LS02, 74LS04, 74LS08, 74LS10, 74LS11, 74LS32, 74LS86.
Condiciones de operación recomendados:


Características eléctricas:


Nota:valores típicos son con VCC=5V y TA=25°C.





3. MATERIALES REQUERIDOS
Software de simulación PROTEUS ISIS v.7.5 SP3

4. INFORMACIÓN TEÓRICA
El alumno deberá revisar la información referente a:
Lospostulados y teoremas del algebra de Boole.
Funciones y circuitos lógicos.
Formas canónicas de las funciones lógicas.
Método del mapa de Karnaugh para simplificación de funciones lógicas.




5.DESARROLLO DE LA PRÁCTICA
5.1. MINIMIZACIÓN EL CIRCUITO LÓGICO “FA”
Implementar en el PROTEUS Isis, el circuito lógico de la siguiente figura.




Para la simulación,
manipular los controles de estadológico correspondientes a las variables binarias (X, Y, Z) y anotar en la tabla, el estado lógico de las funciones lógicas S y C, representados por los probadores lógicos.














Complete latabla, con los términos algebraicos que corresponde, tal que permita representar las funciones S y C mediante las siguientes formas canónicas: Suma de productos y Producto de sumas.
Represente...