laboratorio de diseño loico

LABORATORIO DE DISEÑO LÓGICO
UNIVERSIDAD AUTÓNOMA METROPOLITANA
AZCAPOTZALCO
LABORATORIO DE DISEÑO LÓGICO I
PRÁCTICA No. 5.
“DISEÑO DE CIRCUITOS ARITMÉTICOS”
OBJETIVOS:
1. Diseñar eimplementar circuitos aritméticos empleando compuertas lógicas.
2. Diseñar e implementar circuitos aritméticos empleando bloques MSI.
3. Diseñar e implementar circuitos aritméticos empleando VHDL.DESARROLLO TEÓRICO.
1. Diseño de un sumador completo de 4 bits en paralelo.
1.1. Diseñar un sumador completo de 4 bits en paralelo empleando VHDL. Utilice
instanciación.
2. Diseño de un restador completo.2.1. Diseñar un restador completo empleando compuertas lógicas. Indicar el
procedimiento de diseño.
2.2. Diseñar un restador completo empleando VHDL.
2.3. Viendo sus tablas de verdad ¿Quédiferencia existe entre un sumador completo
y un restador completo? ¿Cómo podemos implementar un restador completo a
partir de un sumador completo?
3. Diseño de un multiplicador binario.
3.1. Diseñar unmultiplicador binario que multiplique dos factores de dos bits cada
uno empleando compuertas lógicas.
A1A0 x B1B0 = C3C2C1C0
3.2. Diseñar un multiplicador binario que multiplique dos factores dedos bits cada
uno empleando VHDL.
3.3. Si los factores de la multiplicación fueran de 4 bits cada uno ¿De cuántos bits
seria el resultado de salida?
Prof. Francisco Javier Sánchez Rangel

Página5.1

LABORATORIO DE DISEÑO LÓGICO
4. Diseño de un sumador-restador.
4.1. Diseñar un sumador-restador de 4 bits empleando los circuitos integrados
74LS283 y 74LS86. Indicar el procedimiento dediseño.
NOTA: Los diseños deberán hacerse usando el mínimo de Circuitos Integrados.

DESARROLLO EXPERIMENTAL.
i) Implementar y comprobar el funcionamiento del sumador completo de 4 bits en
paralelodiseñado en VHDL.
ii) Implementar y comprobar el funcionamiento del restador completo diseñado con
compuertas lógicas.
iii) Implementar y comprobar el funcionamiento del restador completo...