Laboratorio de Electronica II JFET

UNIVERSIDAD DE EL SALVADOR
FACULTAD DE ING. & ARQUITECTURA
ESCUELA DE ING. ELECTRICA
ELECTRONICA II

Catedrático: José Roberto Ramos López
Integrantes : Palacios Abarca Félix Antonio PA06038

TÉCNICAS DE
POLARIZACIÓN MAS
DISEÑO DE ETAPAS
AMPLIFICADORAS CON
JFETS.

Laboratorio II
27-Abril-2012

TÉCNICAS DE POLARIZACIÓN MAS DISEÑO DE ETAPAS AMPLIFICADORAS CON JFETS.INTRODUCCIÓN.

En el desarrollo de este laboratorio conocido como TÉCNICAS DE
POLARIZACIÓN se construyeron configuraciones de circuitos predeterminadas,
utilizando los elementos de circuito

JFET 2N4338 Y 2N4339 de los cuales se

obtuvieron sus corrientes de cortocircuito drenaje-fuente (IDSS), así como el voltaje de
umbral o estrangulamiento (VP). El procedimiento realizado consistió en obtener unconjunto de mediciones de (IDSS, VP) para cada uno de los transistores. De este conjunto
de mediciones se escogieron dos pares de valores que corresponden a la corriente
mínima de cortocircuito y la máxima con sus correspondientes valores medido de VP.
El desarrollo de este laboratorio se realizo, tomando el conjunto de mediciones
correspondientes al transistor 2N4338 del tipo JFET, de loscuales se extrajeron los
pares de puntos de corriente y voltaje correspondientes al valor mínimo y máximo,
tomando como referencia el valor de corriente de cortocircuito drenaje-fuente.
Esta selección de puntos nos sirvió para encontrar las curvas características de
ID-VGS y gm - VGS con las cuales aplicamos la técnica de polarización combinada y
autopolinización, para efectuar el diseño deun amplificador fuente común y un circuito
seguidor de fuente.
En el transcurso del desarrollo de este documente se enseñara, los criterios
utilizados para la construcción de cada uno de los circuitos antes mencionados, con el
fin de que el lector, tenga una visión global de cómo llevar a cavo la polarización de
estos circuitos y además de cumplir condiciones de diseño especificas comolograr una
impedancia de entrada mayor que 1M.

ELECTRONICA II

Página 2

TÉCNICAS DE POLARIZACIÓN MAS DISEÑO DE ETAPAS AMPLIFICADORAS CON JFETS.

OBJETIVOS.

OBJETIVO GENERAL:
Construir un circuito amplificador fuente común y un seguidor de fuente,
utilizando la técnica de polarización combinada, a partir de los pares de valores de (IDSSVP) tomando como referencia la corriente máxima ymínima correspondiente a las
mediciones realizadas al JFET 2N4338.

OBJETIVOS GENERALES:

 Efectuar las mediciones de corriente de cortocircuito drenaje-fuente (IDSS) y
voltaje de estrangulamiento (VP) correspondiente al transistor JFET 2N4338.

 Obtener los pares de valores de (IDSS-VP), máximo y mínimo, tomando como
referencia la corriente, para con ellos obtener la ecuacióncaracterística del
transistor ID-VGS y gm - VGS .

 De las ecuaciones características, dibujar cada una de las curvas, y con ellas
aplicar el método de polarización combinada de la cual se encuentra RS y puntos
de reposo del transistor.

 Conocido el valor de la resistencia de fuente, y los valores de reposo del
transistor, diseñar dos circuitos, uno amplificador y otro seguidor de fuente.ELECTRONICA II

Página 3

TÉCNICAS DE POLARIZACIÓN MAS DISEÑO DE ETAPAS AMPLIFICADORAS CON JFETS.

MARCO TEORICO.
ESTRUCTURA DEL JFET.

 La fuente es el terminal S, a través del cual los portadores mayoritarios entran en
la barra.
 El drenador es el terminal D, a través del cual los portadores mayoritarios salen
de la barra.
 El canal es la porción de material semiconductor (eneste caso, tipo n) a través
del cual los portadores se mueven desde la fuente al drenador.
Si se establece una tensión de alimentación VDS entre los extremos, se consigue hace
circular una corriente a lo largo de la barra. Esta corriente está constituida por
portadores mayoritarios (en este caso e-). En los otros dos lados de la barra se forman
dos regiones fuertemente dopadas con impurezas...