laboratorio de SD

LABORATORIO 4 DE SISTEMAS DIGITALES

I.

INTRODUCCIÓN

En el presente laboratorio, se desarrolla el análisis funcional de los circuitos secuenciales
desarrollados con los biestables (Latch y Flip Flops); que permiten obtener secuencias de
estados binarios que al ser decodificados nos permiten obtener una sucesión de estados
ascendente, descendente y/o desordenado (escalador) peroperiódico, estableciendo el
módulo del contador, permitiendo además establecer funciones de almacenamiento de pulsos
recibidos por el sistema digital (proceso de conteo) y relacionar con la temporización de
eventos del sistema digital de lógica cableada.

II.

OBJETIVOS



Analizar e Implementar diversos circuitos secuenciales asíncronos y sincronos,
relacionados con la generación de estadosascendentes, descendentes y/o
escaladores; implementados con los Flips Flops.



La visualización del funcionamiento de cada una de los circuitos de contadores son
implementados utilizando dispositivos display y/o diodos leds en las salidas.
Implementar circuitos básicos con IC TTL y CMOS.
Adquirir destreza para el montaje y cableado de circuitos digitales en el
prothoboard.y/o encircuito impreso.
Que el estudiante aprenda utilizar los principios básicos para el análisis de circuitos
digitales secuenciales mediante simuladores y que tenga la capacidad de realizar la
detección de fallos, corregirlos y comprobar su buen funcionamiento.





III.

MATERIALES








Circuitos Integrados IC 555, TTL : 74LS76, 74LS74, 74LS00, 74LS02, 74LS04.
Prothoboardy pulsador.
Cables de conexión.
Manuales técnicos.
Resistencias de diversos valores (100Kohm, 120 Kohm)
Diodos LED´s.
Condensadores de diversos valores: 0.1 uF, 4.7uF, 10uF.

IV.

IMPLEMENTACIÓN
1. Implementar el contador asíncrono “UP” modulo 16 mostrado en la Figura 1.
Analice su funcionamiento, desarrolle la Tabla de estados y construir el diagrama
de tiempo; (Sugerencia Usar IC74LS76)

Figura 1 Contador asíncrono “UP” módulo 16
Funcionamiento con IC 74LS76: Este contador se encuentra constituido por flip-flop JK en
modo de conmutación al mantener presente en las entradas J y K un 1 lógico y conectados
entre si de forma asíncrona, es decir, que la salida del flip-flop 1 está conectada de forma
directa a la entrada de reloj del siguiente flip-flop 2 . Los indicadoresde salida dan una señal
binaria, donde el indicador Q1 es el LSB (Bit Menos Significativo), el indicador (Q4) es el MSB
(Bit Más Significativo).
El circulito en la entrada de reloj (CLK) de los fip-flops(IC 74LS76), nos indica que trabajan o
conmutan con lógica negativa, es decir, que se activan en la transición de ALTA a BAJA (flanco
posterior) del pulso de reloj y la salida del flip-flop 1(Q1) va del nivel BAJO al ALTO dando
como resultado la cuenta binaria 0001. En el pulso 2, en la transcicion del nivel ALTO a BAJO,
flip-flop 1 se desactiva pasando su salida del nivel ALTO a BAJO, activando el flip-flop 2,
conmutando la salida del nivel BAJO a ALTO generando la cuenta 0010, en el pulso 3 del reloj
se activa flip-flop 1 generando la salida 0011, porque flip-flop 2 seencuentra en
mantenimiento teniendo su salida (Q2) activada, en el siguiente pulso se incrementa la cuenta
a 0100, según se observa en el diagrama de tiempo de la figura 3.
Estados
0
1
2
3
4
5
6

Q4
0
0
0
0
0
0
0

Q3
0
0
0
0
1
1
1

Q2
0
0
1
1
0
0
1

Q1
0
1
0
1
0
1
0

7
8
9
10
11
12
13
14
15

0
1
1
1
1
1
1
1
1

1
1
0
0
0
0
0
1
01
1
0
1
0
1
1
1
1
Figura 2 Tabla de estados

1
0
1
0
1
0
1
0
1

Figura 3 Diagrama de tiempo

2. Al circuito contador asíncrono “UP” modulo 16 de la Figura 1, modificar para que pueda
realizar la función de:
a) Contador “UP” modulo 13
b) Contador “UP” modulo 10
c) Contador “UP” modulo 7

Usamos compuertas lógicas, para cada uno de los casos, las salidas de estos iran...