Laboratorio No1 y 2 Diseño Digital UNMSM

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRÓNICA
ESCUELA DE INGENIERÍA ELECTRÓNICA










DISEÑO DIGITAL

LABORATORIO No1 - 2

INTRODUCCIÓN A LAS HERRAMIENTAS DE SÍNTESIS Y USO DEL ESTILO FLUJO DE DATOS PARA EL DISEÑO E IMPLEMENTACIÓN EN FPGA DE CIRCUITOS COMBINACIONALES













Profesores: Ing. Alfredo Granados Ly.


1. Unidades de diseño.

En un programa VHDLhay dos bloques básicos: La entidad y la arquitectura.

Entidad: La entidad, nos sirve para relacionar nuestro diseño con el mundo exterior, es decir, analizamos lo que tratamos de crear como una "caja negra", de la que sólo conocemos sus entradas, salidas y la disposición de las mismas.
Sintaxis:

entity identificador is
[genéricos]
[puertos]
end [identificador];

Nota: lo que se encuentraentre corchetes [] se considera que su uso es opcional.

Cada señal en una declaración de entidad está referida a un puerto (o grupo de señales), el cual es análogo a un(os) pin(es) del símbolo esquemático. Un puerto es un objeto de información, el cual puede ser usado en expresiones y a la vez se le pueden asignar valores. A cada puerto se le debe asignar un nombre válido.














Ladeclaración de un puerto consta de:
nombre: identifica a un pin de la entidad
modo: indica el flujo de la señal.
tipo: indica el conjunto de valores que puede tomar un objeto, en este caso el puerto.

El modo determina como las sentencias de la arquitectura pueden acceder al puerto. Tenemos 4 tipos de modos:
in: es de sólo lectura (no se puede escribir).
out: es de sólo escritura (no se puede leer).buffer: se comporta como un puerto de salida (out) que se puede leer.
Inout: es de tipo bidireccional, quiere decir que se puede leer y escribir.

Sólo para fines de simulación todo puerto puede tener un valor por defecto que determina el valor inicial de la señal, los puertos de entrada pueden dejarse desconectados si tienen un valor por defecto.


Arquitectura: En la declaración de la arquitectura esdonde reside todo el funcionamiento de un programa, ya que es ahí donde se indica que hacer con cada entrada para obtener la salida. La arquitectura es el conjunto de detalles interiores de la caja negra.

Sintaxis:
architecture nombre of entidad is
- - Zona de declaración
begin
sentencias concurrentes;
sentencias concurrentes;
sentencias concurrentes;
end nombre;

Para describir unaarquitectura podemos utilizar tres estilos, teniendo cada uno su propio nivel de abstracción:
Estilo algorítmico (behavioral)
Estilo flujo de datos (dataflow)
Estilo estructural (structure)

Cada estilo está basado en sentencias concurrentes que determinan el grado de abstracción del circuito a diseñar, así tenemos que el estilo algorítmico se caracteriza por utilizar las sentencias de los lenguajesde alto nivel, el estilo flujo de datos basado en sentencias que asignan valores a una señal y el estilo estructural que permite interconectar componentes ya elaborados.

La descripción de una arquitectura se compone de un conjunto de sentencias concurrentes que se ejecutan en forma asíncrona entre sí y se comunican mediante señales. Estos procesos que se ejecutan concurrentemente deben podercomunicarse (sincronizarse) entre ellos. El elemento necesario para comunicar dos procesos es la señal (signal).

En cada uno de los estilos de modelado se utiliza la sentencia de asignación de señales: <=, para esto hay que tener en cuenta que:

Las señales a ambos lados del operador de asignación (<=) deben ser del mismo tipo.
Si hay varias asignaciones a la misma señal en un mismo proceso,prevalece el valor de la última asignación.
Las asignaciones a señales pueden aparecer en sentencias concurrentes (estilo flujo de datos) o sentencias secuenciales (estilo algorítmico).

En la arquitectura las sentencias concurrentes hacen referencia en todo momento a señales, estas señales pueden ser puertos. La señal es un tipo de objeto en VHDL que puede cambiar de valor y tiene un modelo de retardo...