Laboratorio No6 Diseño Digital UNMSM
Páginas: 3 (741 palabras)
Publicado: 25 de octubre de 2015
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS
FACULTAD DE INGENIERÍA ELECTRONICA Y ELECTRICA
ESCUELA DE INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL
LABORATORIO No6
- RUTA DE DATOS Y UNIDAD DECONTROL -
IMPLEMETACIÓN DE UN PROCESADOR MONOCICLO EN FPGA (XILINX)
Cátedra: Ing. Alfredo Granados Ly.
a.granados@tecnologiasandinas.com.pe
DISEÑO DEL BANCO DE REGISTROS
El diseño delbanco de registros consta de 8 registros cada uno de 8 bits, donde se cuenta con dos selectores para escoger cual de los 8 registros sale por A (SEL_D) y cual sale por B (SEL_B).
Tiene una entrada de 8bits (DATO) para cargar un dato a uno de los registro internos que es seleccionado por: SEL_D. (Note que uno de los registros fuentes también hace la función de registro de destino, por ejemplo: ADDR0,R1).
Tiene un bit de control que permite habilitar el registro de destino para escritura del dato. Y también cuenta con dos salidas de los registros R1 y R2 para visualizar su contenidoen los display a 7 segmentos.
El código VHDL es el siguiente:
Se muestra el diagrama lógico generado a partir de la descripción VHDL del banco de registros.
DISEÑO DELA UNIDAD FUNCIONAL (ALU)
En la unidad funcional se van a realizar las operaciones aritméticas, lógicas y de transferencia entre registros ó entre registro e inmediato.
El código VHDL paraimplementar el ALU es el siguiente:
DISEÑO DEL CONTADOR DE PROGRAMA (SIN CONTROL DE CARGA)
El contador de programa extrae de la memoria la palabra de comando para será enviada a la Ruta de Datos. Para elejemplo del CPU la ejecución es secuencial sin ningún tipo de salto y se va a considerar una memoria con sólo 8 posiciones de memoria (máximo 8 palabras de control).
Para visualizar la ejecuciónde cada una de las instrucciones en el CPU será necesario diseñar un divisor de frecuencia de 50MHz a 1Hz.
Código VHDL del Contador de Programa:
Código VHDL del Divisor de Frecuencia de 50MHz...
FACULTAD DE INGENIERÍA ELECTRONICA Y ELECTRICA
ESCUELA DE INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL
LABORATORIO No6
- RUTA DE DATOS Y UNIDAD DECONTROL -
IMPLEMETACIÓN DE UN PROCESADOR MONOCICLO EN FPGA (XILINX)
Cátedra: Ing. Alfredo Granados Ly.
a.granados@tecnologiasandinas.com.pe
DISEÑO DEL BANCO DE REGISTROS
El diseño delbanco de registros consta de 8 registros cada uno de 8 bits, donde se cuenta con dos selectores para escoger cual de los 8 registros sale por A (SEL_D) y cual sale por B (SEL_B).
Tiene una entrada de 8bits (DATO) para cargar un dato a uno de los registro internos que es seleccionado por: SEL_D. (Note que uno de los registros fuentes también hace la función de registro de destino, por ejemplo: ADDR0,R1).
Tiene un bit de control que permite habilitar el registro de destino para escritura del dato. Y también cuenta con dos salidas de los registros R1 y R2 para visualizar su contenidoen los display a 7 segmentos.
El código VHDL es el siguiente:
Se muestra el diagrama lógico generado a partir de la descripción VHDL del banco de registros.
DISEÑO DELA UNIDAD FUNCIONAL (ALU)
En la unidad funcional se van a realizar las operaciones aritméticas, lógicas y de transferencia entre registros ó entre registro e inmediato.
El código VHDL paraimplementar el ALU es el siguiente:
DISEÑO DEL CONTADOR DE PROGRAMA (SIN CONTROL DE CARGA)
El contador de programa extrae de la memoria la palabra de comando para será enviada a la Ruta de Datos. Para elejemplo del CPU la ejecución es secuencial sin ningún tipo de salto y se va a considerar una memoria con sólo 8 posiciones de memoria (máximo 8 palabras de control).
Para visualizar la ejecuciónde cada una de las instrucciones en el CPU será necesario diseñar un divisor de frecuencia de 50MHz a 1Hz.
Código VHDL del Contador de Programa:
Código VHDL del Divisor de Frecuencia de 50MHz...
Leer documento completo
Regístrate para leer el documento completo.