Laboratorio I

LABORATORIO I
SWITCHES, LEDS Y MULTIPLEXORES

El propósito de este laboratorio es aprender como conectar entradas y salidas simples
de un circuito digital a una tarjeta FPGA . Se utilizaran los switchs 0 hasta el switch 9 de
la tarjeta como entradas de circuitos, los Led’s y los display de 7 segmentos como
salidas.

Parte I
La tarjeta DE0 con la que se trabajara posee 10 Switchs de palanca,llamados
SW0…SW9 además de tener 10 Led de salida denominados LEDG0…LEDG9 con los que
se pueden desplegar valores lógicos (1 y 0) de salida.
El código1 VHDL, usa los switchs y muestra el estado de estos por medio de los Leds,
según sea conveniente,
Para representar los switchs y los Led se han utilizado vectores de bits, así también se
usa una asignación simple del lenguaje VHDL para cada uno de loscasos como se
muestra a continuación.
LEDG(9)<=SW(9)
LEDG(0)<=SW(8)
………
LEDG(0)<=SW(0)

Codigo1 VHDL

---------------------------------------------------------------------------------------------------------LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY part1 IS
PORT (A: IN STD_LOGIC_VECTOR (9 DOWNTO 0) ;
B: OUT STD_LOGIC_VECTOR (9 DOWNTO 0));
END part1;
ARCHITECTURE uno of part1 IS
BEGINB<=A;
END uno;
---------------------------------------CODIGO 1 VHDL-------------------------------------------

La tarjeta DE0 tiene una conexión directa entre el chip FPGA los switchs y los leds, Para
usar estos terminales de las tarjetas es necesario incluir en el diseño una correcta
asignación de pines, estos pines están indicados en el manual de usuario de la tarjeta
DE0, por ejemplo el sw(1) tieneasignado el pin “PIN_J6” y el LEDG(1) el pin “PIN_J1”,
como se muestran en las figuras 2 y 3.

Imagen 1 Conexión entre los sws y el chip FPGA

Imagen 2 Conexión entre los Leds y el chip FPGA

Pasos para la creación de un proyecto en QUARTUS II
1) Abrir el programa QUARTUS II de altera. En este caso se usara la edición WEB
versión 13.1 ya que esta contiene los paquetes para el chip Cyclone III,Seleccionar la opción “NEW PROJECT WIZARD” que se encuentra dentro del
menú de la opción ‘’FILE’’, como se muestra en la imagen 3.

Imagen 3 Crear un nuevo proyecto.

2) Dar clic ‘’SIGUIENTE” en la ventana de introducción, a continuación se presenta
la ventana donde se especifica el directorio donde se guardara el proyecto,
para este caso se usara la carpeta “STUDENT” que está en el siguientedirectorio
“C:/altera/13.1/student”, claro que podría ser otra ubicación. También se asigna
un nombre al proyecto (PART1 para el caso) y este mismo nombre se copia en
el nombre de la entidad de forma automática, esto se presenta en la imagen 4.

Imagen 4 Directorio Y nombre del proyecto.

3) La ventana de “ADD FILES”, aquí se agregarían archivos ya elaborados al
código VHDL que se va a realizar, parael caso no se necesita agregar nada y
se selecciona siguiente. Ver imagen 5.

Imagen 5 Ventana de ADD FILES.

4) La ventana de “FAMILY AND DEVICE SETTINGS”, en esta ventana se debe
seleccionar la familia del chip que posee la tarjeta FPGA, la tarjeta DE0
pertenece a la familia CYCLONE III por lo que se debe seleccionar esta, el otro
parámetro importante es seleccionar el chip en concreto con quecuenta la
tarjeta el cual se muestra en el manual de usuario, el cual es: EP3C16F484C6.
Ver imagen 6.

Imagen 6 Selección de la familia y especificación del chip.

5) La ventana EDA tool settings. Verificar la parte de “SIMULATION” debe estar
seleccionado el programa MODELSIM y VHDL. Ver imagen 7.

Imagen 7 Selección del Programa de simulación y VHDL.

6) En la siguiente ventana se muestra lainformación que se ha estado
completando en los pasos anteriores. El resumen se muestra en la imagen 8.
Seleccionar la opción de “FIN’’

Imagen 8 Datos del proyecto.

Ajustes para la simulación.
1) Se debe de verificar la dirección donde se guardaran los datos del proyecto
correspondiente a la simulación, para esta situación el siguiente paso es
seleccionar en el menú “ASSIGMENTS”, la opción...