Lazos enganchados en fase

Los Mochis Sinaloa a 5 de Octubre del 2009 |

I n g e n i e r í a E l e c t r ó n i c a
Electrónica analógica III

Lazos Enganchados en Fase (PLL)

Elaborado por:
Borboa Romero Patricio Alfonso |
Guerrero Armenta Priscila |
Martínez Álvarez Gerardo |

Profesor: Ing. Jaime Fonseca Beltrán

ÍNDICE

I. INTRODUCCION | ………………………. | 3 |
II. MARCO TEORICO | ………………………. | 4 |1. PLL (Phase Locked Loop) ideal | ………………………. | 4 |
2. Estructura real de un PLL | ………………………. | 4 |
3. Estados de funcionamiento | ………………………. | 5 |
a) Estado de corrida libre | ………………………. | 5 |
b) Estado fijo | ………………………. | 5 |
c) Estado de captura | ………………………. | 5 |
4. Rangos de funcionamiento | ………………………. | 6 |
5.1. Rango de seguimiento de un PLL | ………………………. | 7|
a) El caso ideal | ………………………. | 7 |
b) El caso real | ………………………. | 8 |
5.2. Rango de captura de un PLL | ………………………. | 9 |
5.3. Extensión del rango de captura | ………………………. | 10 |
5. Rechazo a ruido | ………………………. | 11 |
6. Tiempo de captura | ………………………. | 12 |
7. Error de fase en régimen permanente | ………………………. | 12 |
8. Error de fase en régimen transitorio |………………………. | 14 |
9. Aplicaciones del PLL | ………………………. | 15 |
a) Filtros | ………………………. | 15 |
b) Demoduladores | ………………………. | 16 |
c) Recepción de señales satelitales | ………………………. | 17 |
d) Barrido horizontal de televisión | ………………………. | 17 |
10. Ejemplo de aplicación | ……………………… | 18 |
III. CONCLUSIONES | ………………………. | 21 |
Apéndice A | ………………………. | 22 |
VI.BIBLIOGRAFIA | ………………………. | 23 |

I. INTRODUCCION

El desarrollo de esta investigación tiene como finalidad definir y analizar el funcionamiento de los dispositivos de enganche de fase, denominados comúnmente PLL por sus siglas en ingles Phase locked loop.
Fundamentalmente esta investigación consta de un análisis minucioso del comportamiento de los PLL bajo determinadas circunstancias.La metodología se basa en establecer cálculos precisos acerca del funcionamiento de estos dispositivos mediante una comparación matemática entre un modelo ideal (comparador de fase) y los PLL que suelen utilizarse de manera más cotidiana (Detector de fase, OR-Exclusivas, etc.).
Dentro del documento se abordan las características elementales que un PLL debe cumplir, para trabajar deforma óptima y los parámetros específicos con que debe contar, según el rango bajo el cual este operando.
En esencia la investigación pretende aportar la información necesaria para manipular de manera teórica la respuesta de los PLL.

II. MARCO TEORICO

1. PLL (Phase Locked Loop) ideal
Un lazo de fijación de fase, es un circuito capaz de generar una oscilación (KD.∆φ) cuyafrecuencia y fase se mantienen acotadas con respecto a una señal de entrada.
Este circuito es capaz de controlar la frecuencia y fase de un oscilador, para ello cuenta con una retroalimentación, con la cual compara la fase de salida con la de entrada y actúa modificando la frecuencia de oscilación generada.

Figura 1.1. Diagrama esquemático de un lazo de fijación de fase
El comparador de fase,idealmente produce una señal KD.∆φ (que es proporcional a la diferencia de fase entre la señal de entrada V1 y la señal V2 que es generada por el oscilador controlado por tensión, VCO siglas en inglés de voltage-controlled oscillator) que es amplificada aplicada como la entrada Vc del VCO, este produce una frecuencia f2 que varía linealmente con Vc.
La situación de equilibrio se alcanzacuando la señal KD.∆φ amplificada es tal, que aplicada al VCO hace que éste oscile exactamente a la misma frecuencia que la entrada. En efecto, si fuera, por ejemplo; f1>f2 la diferencia de fase iría en aumento, lo cual haría que f2 aumentara, tendiendo a acercarse a f1; y funcionaria de manera inversa si f1<f2
2. Estructura real de un PLL
El esquema simplificado de la figura...