Lenguaje De Programación Pld

LENGUAJES DE PROGRAMACIÓN PLD´S
Los PLD son dispositivos digitales que se pueden configurar por el usuario para implementar una amplia variedad de funciones lógicas en sistemas. Estos dispositivos tienen pines de entrada,un arreglo lógico programable y pines de entrada y salida. Muchos PLD's tienen salidas programablesque incrementan su flexibilidad haciendolos útiles para una gran variedad deaplicaciones.

Existen diversos paquetes software para implementar los diseños lógicos basados en PLDs. ABEL y CUPL son dos de los lenguajes de descripción de hardware (HDL, Hardware Description Language) más comúnmente utilizados; puesto que ambos son similares y producen el mismo resultado en términos de programación de un PLD, a menudo, su utilización es una cuestión de preferencias ydisponibilidad
LENGUAJE ABEL
permite implementar diseños lógicos en dispositivos lógicos programables. Puede ser utilizado para programar cualquier tipo de PLD y, por tanto, es un lenguaje independiente del dispositivo
module nombre del módulo que asocia un nombre con el modulo del programa
[title string] especifica una cadenacomo un titulo que se insertara en los archivos
[deviceID deviceType;]identifica el dispositivo y comprueba que pueda realizar las funciones
declaraciones de pin
otras declaraciones
equations
[Test_Vectors]
end nombre de módulo

Un diseño lógico puede ser descrito por tres diferentes formas las cuales son; ecuaciones, tablas de verdad y descripción de estados
* Ecuaciones: Se utiliza el comando equations utiliza los operadores anteriormente descritos paraespecificar expresiones lógicas además de declaraciones When,Then,Else.

* Tablas de Verdad: Se utiliza el comando truth-table,la sintaxis es la siguiente:
TRUTH_TABLE ( in_ids -> out_ids )
inputs -> outputs ;
en donde "->" es para salidas combinacionales y “:>” para salidas registradas. La primera línea de la tabla de verdad (entre paréntesis) define las señales de entradasy salida. Cada línea debe finalizar con punto y coma. Las entradas y salidas pueden ser simple señales o set's. Cuando se usan set's como entradas o salidas, se usa la notación del set normal, ej señales dentro de corchetes y separadas por comandos. Las condiciones irrelevantes “don't care” se representan con “X”.
* Descripcion de Estado: Contiene la descripcion de estado para el diseñológico,utiliza la sintaxis State_diagramy declaracione (If-Then-Else,Goto,Case,With) declaración:
state_id [, state_id ...] STATE ;
El comando STATE y las siguientes declaraciones describen un estado de los diagramas de estado e incluyen un valor de inicio o un nombre, una declaración de transición de estado y una salida de ecuación opcional.
El lenguaje ABEL se puede utilizar para programar cualquiertipo de PLD ya que es independiente del dispositivo. La programacion puede ser introducida de tres maneras diferentes. Cuenta con un simulador para asegurar que no existan errores

LENGUAJE CUPL
El lenguaje CUPL es un compilador universal para sistemas lógicos programables, y se-rá el utilizado para programar dispositivos lógicos de baja capacidad, principalmente pal’s
Un programa en CUPL,tiene siempre la misma estructura encabezado( en el que se da información acerca del diseño), un bloque de definición de variables( en el que se nombran los pines y se definen conjuntos de variables),y el bloque central de definición de funcionamiento
* Encabezamiento:
Este sigue una estructura estándar la cual solo la primera y la ultima línea cambia al proyecto; que son name,que cambia elnombre del diseño y del fichero .JED, y la ultima línea que es device en donde se introduce el nombre del dispositivo a utilizar. Ejemplo:

Name prueba3
;PartNo 00 ;
Date 30/10/2003 ;
Revision 01 ;
Designer Engineer ;
Company Atmel ;
Assembly None ;
Location ;
Device 22v10 ;

* Declaracion de pines:
Despues del encabezado se incluye la seccion de pines de entrada y...