Lenguaje vhdj

INTRODUCCIÓN AL LENGUAJE VHDL

LDD 2007-08

1

ÍNDICE.
1. 2. 3. 4. Introducción. Conceptos básicos del lenguaje y Aplicaciones. Tipos de datos y Señales. Sentencias concurrentes y secuenciales. Registros y máquinas de estados finitos.

eman ta zabal zazu

LDD 2007-08

2

Bibliografía:
- VHDL Lenguaje estándar de diseño electrónico. Lluís Terés, Yago Torroja, Serafín Olcoz,Eugenio Villar. Ed, Mc Graw-Hill, 1998 - VHDL Modeling for Digital Design Synthesis Yu-Chin Hsu, Kevin F. Tsai, Jessie T. Liu, Eric S.Lin. Ed, Kluwer Academic Publishers, 1995 - Hardware Design and Simulation in VAL / VHDL. Larry M. Augustin, David C. Luckham, beniot A. Gennart, Youmth Huh, Alec G. Stanculescu. Ed, Kluwer Academic Publishers, 1991. - VHDL Designers Reference. Jean Michel Bergé, AlainFonkova, Serge Maginot, Jacques Rovillard. Kluwer Academic Publishers, 1992

eman ta zabal zazu

LDD 2007-08

3

PROCESO BÁSICO DE DISEÑO
Requisitos y especificaciones

Altera
Diseño modelo VHDL

Diseño Funcional Compilación Diseño Arquitectural (RTL)

Modelado y Síntesis

Simulación

Diseño Lógico
(puertas)

Análisis de Timing

Diseño Físico
(transistores-layout)Configuración del PLD

eman ta zabal zazu

Fabricación y Test LDD 2007-08

Programación del PLD y Test 4

• Estas etapas son función de las distintas alternativas de diseño. • Por analogía PROGRAMACIÓN se busca

SÍNTESIS DE ALTO NIVEL
Chip desde una descripción de alto nivel • Imprescindible los lenguajes HDL-- VHDL

eman ta zabal zazu

LDD 2007-08

5

BREVE HISTORIA: EL LENGUAJEVHDL
• VHDL: (Very HIGH Speed Integrated Circuit Hardware Description Language) proyecto del departamento de defensa de los E.E.U.U. para desarrollar C.I. de 0,5m de muy altas prestaciones. • Objetivo: disponer de una herramienta estándar e independiente para la especificación y documentación de sistemas electrónicos.

eman ta zabal zazu

LDD 2007-08

6

PROPIEDADES BÁSICAS.

• Permitemodelar, y simular sistemas desde un alto nivel de abstracción hasta el nivel más bajo (puertas, biestables). • Básicamente permite 3 niveles de descripción:
– Comportamental o algorítmico – Flujo de datos o RTL – Estructural

• Inicialmente desarrollado para modelado y simulación lógica de sistemas digitales. Actualmente se usa también para síntesis.

eman ta zabal zazu

LDD 2007-08

7Ventajas del uso de VHDL
• Es un lenguaje normalizado compatible con la mayoría de las herramientas de diseño (Std IEEE 1076-1987) • Permite la comunicación entre distintos diseñadores minimizando errores y problemas de compatibilidad. • Admite diseño jerárquico. • Los sistemas de prueba (test) pueden escribirse en el mismo lenguaje y usarse para comprobar distintos modelos. • Permite aldiseñador concentrase en la funcionalidad del diseño sin tener que preocuparse en otros factores como: retardos, área,...
eman ta zabal zazu

LDD 2007-08

8

Otras Ventajas
• Reducción del Tiempo de Diseño. • Mejora de la Calidad del Diseño. • Posibilidad de Explorar el Espacio de Diseño. • Tecnología VLSI/diseño electrónico abierta a un mayor número de usuarios con poca experiencia.

emanta zabal zazu

LDD 2007-08

9

Síntesis de hardware
descripción funcional
process begin for I in 0 to 10 loop ::: end loop; end process;

descripción estructural

Síntesis

Proceso de Transformación de una descripción de un circuito en una descripción funcional estructural:
eman ta zabal zazu

–Nivel de Transferencias entre registros. –Layout (Caso Ideal)
LDD 2007-08 10Proceso de Síntesis
Ejemplo de Descripción: function Paridad (Inp:std_logic_vector(2 downto 0)) return bit is variable Par:bit; begin Par := ‘1’; for I in 1 to 3 loop if Inp(I) = ‘1’ then Par := not Par; endif; end loop; return Par; end Paridad;
eman ta zabal zazu

Inp
3

Paridad

Par
LDD 2007-08 11

Sintesis de Alto Nivel
process begin for I in 0 to 10 loop ::: end loop; end process;...