Lic. Ciencias de la Computacion

Módulos de memoria
Estándar de memoria JEDEC


Integrantes: Loreitnys Valdés López
Guillermo Baragaño Pérez
Brian Gonzales Álvarez


Estándar de Memoria JEDEC
La JEDEC, autodenominada como Solid StateTechnologyAssociation, cuyas siglas proceden de JointElectronDeviceEngineering Council, es la rama de la EIA (Electronic IndustriesAlliance) que representa a las áreas de la industria electrónica en los Estados Unidos para la estandarización de la ingeniería y desarrollo de tecnologías basadas en semiconductores. Es el líder global en el desarrollo de estándares Abiertos para la industria de la microelectrónica con más de 4000 voluntarios que representan alrededor de 300 compañías miembros.

JEDEC junta a fabricantes y proveedoresen más de 50 comités y subcomités con la misión de crear estándares que abarquen las diversas necesidades técnicas para el desarrollo de la industria. Los resultados de toda esta colaboración aseguran una interoperabilidad de los productos beneficiando tanto a la industria como a los consumidores reduciendo el tiempo que se tiene que dedicar a la selección y compra así como la reducción del costode producción de los componentes.
Las publicaciones y estándares de JEDEC son aceptadas en todo el mundo y son libres para todos.

Entre los estándares de la JEDEC están los que definen todo lo relacionado con las memorias RAM algunos de ellos son:
PC-1600/PC-2100 DDR SDRAM Registered DIMM Design Specification (184 Pin) MODULE4_20_04
DDR3 SDRAM STANDARD
JESD79-3F
Jul 2012
DOUBLE DATA RATE(DDR) SDRAM STANDARD
JESD79F
Feb 2008
DDR2 SDRAM STANDARD
JESD79-2F
Nov 2009
SPECIALITY DDR2-1066 SDRAM
JESD208
Nov 2007

Estos estándares definen todas las características que tendrán las memorias tanto físicas como lógicas, todas estas especificaciones hacen que los módulos de memoria independiente de su fabricante sean compatibles entre sí y le permitan al usuario finalidentificar fácilmente cada una de ellas. Ejemplo de esto tenemos el estándar “DDR2 DIMM ProductLabel” con el número JCB-06-046 que define que tienen que decir las etiquetas en este tipo de memoria y el significado que tiene cada una de esas simbologías.
gggggeRxff PC2-wwwwm-abc-ddeef
Donde:
ggggg = Module total capacity, in bytes
256MB, 512MB, 1GB, 2GB, 4GB, etc.
eR = Number of ranks of memoryinstalled
1R = 1 rank of DDR2 SDRAM installed
2R = 2 ranks
4R = 4 ranks
xff = Device organization (bit width) of DDR2 SDRAMs used on this assembly
x4 = x4 organization (4 DQ lines per SDRAM)
x8 = x8 organization
x16 = x16 organization
wwww = Module bandwidth in MB/s (excluding ECC bits)
3200 = 3.200 GB/s
4200 = 4.266 GB/s
5300 = 5.333 GB/s
6400 = 6.400 GB/s
m = Module Type
E = UnbufferedDIMM ("UDIMM"), with ECC (x72 bit module data bus)
F = Fully Buffered DIMM ("FB-DIMM")
M = Micro-DIMM
N = Mini-Registered DIMM ("Mini-RDIMM"), no address/command parity function
P = Registered DIMM ("RDIMM"), with address/command parity function
R = RDIMM, no address/command parity function
S = Small Outline DIMM ("SO-DIMM")
U = Unbuffered DIMM ("UDIMM"), no ECC (x64 bit module data bus)
Y =Mini-Registered DIMM ("Mini-RDIMM"), with address/command parity function
a = DDR2 SDRAM CAS Latency, in clocks at maximum operating frequency
b = DDR2 SDRAM minimum tRCD specification, in clocks at maximum operating frequency
c = DDR2 SDRAM minimum tRP specification, in clocks at maximum operating frequency
dd = JEDEC SPD Revision Encoding and Additions level used on this DIMM
ee =Reference design file used for this design (if applicable)
-A = Reference design for raw card ’A’ is used for this assembly
-B = Reference design for raw card ’B’ is used for this assembly
AV = Reference design for raw card ’AV’ is used for this assembly
-Z = None of the reference designs were used for this assembly
f = Revision number of the reference design used
0 = Initial release
1 = First...