Logic Cmos

Lógica CMOS
1. Introducción •Puertas lógicas compuestas de: •red pull-down (transmite ‘0’) formado con NMOS •red pull-up (transmite ‘1’) formada con PMOS •No degrada la transmisión del ‘0’ ni del ‘1’ •Número de transistores 2*n (n=número entradas) •Consumo estático muy pequeño •Sólo una de las redes conduce •Una vez cargada/descargada CL la corriente es cero •Pequeño consumo estático porcorrientes P-N inversa •Consumo dinámico proporcional a VDD2 y frecuencia de conmutación de las salidas
VDD VDD
0 ON

0V

S

D

I

G

+ VF _ + VF _

VDD VDD
D S

VGS=VDD NMOS ON siempre I=0 VDS=0 VF=0 VGS=VDD-VF NMOS ON mientras VGS>VTn I=0 VDD-VF=VTn VF=VDD-VTn

I

G

VDD VDD VDD-VTn VIN VF t

VIN

+

VDD

+ VF _

F(x) x={x1,x2,..xn}
n

xA F(x)

n

F(xA)=1
0OFF

VDD

S

D

I

G

+ VF _ + VF _

0V 0V
D S

VSG=VDD PMOS ON siempre I=0 VSD=0 VF=VDD VSG=VF-0 PMOS ON mientras VSG>-VTp I=0 VF=-VTp

F(x) VSS=0
1

I

VDD

G

0V
OFF

xB

n

F(xB)=0
1 ON

VIN

+

0V

+ VF _

VDD -VTp VF

VIN

t

2. Inversor CMOS •Es la puerta lógica más sencilla •VINV, IINV •Tiempo de propagación tp •Consumo estático •Consumodinámico

VDD
MP

Tensión VINV: •La tensión VINV es cuando se produce la inversión lógica de Vo, y ocurre cuando los dos transistores están en SAT •La IDD es máxima IINV cuando VIN=Vinv

VDD
F=a
MP

VGSn = Vi

;VDSn = Vo

;VTn > 0

F=a F=a

 Vi > VTn MN − SAT ⇒  Vo > Vi − VTn I MN − SAT = VSGp
' kn  W  2 ⋅   ⋅ (Vi − VTn ) 2  L  MN = VDD − Vi ;VSGp = VDD − Vi

a

F=aa
MN

;VTp < 0

Vi
MN

Vo

VSDp = VDD − Vo VDD −Vi > −VTp ;Vi < VDD + VTp  MP − SAT ⇒  VDD − Vo > VDD −Vi + VTp ;Vo < Vi + VTp  ' kp W  2 I MP − SAT = ⋅   ⋅ (VDD − Vi + VTp ) 2  L  MP

Vo
MP OFF

IDD
M H O T M SA P M P

VDD
n-well VDD
MP

IINV

MN OFF

MN OFF

-VTp
a
MN

F

M

N

T SA M H O N M

MN OFF

VTn

VINV VDD+VTp

Vi

VTn

VINVVDD+VTp

Vi

I INV = I MN − SAT = I MP − SAT ⇒

' k' W  kn  W  2 2 ⋅   ⋅ (VINV − VTn ) = p ⋅   ⋅ (VDD − VINV + VTp ) 2  L  MN 2  L  MP

VINV − VTn = (VDD − VINV + VTp )⋅ V Tn+ (VDD + VTp )⋅ VINV = 1+ k MP k MN k MP k MN

k MP k MN

' W  ' W  ; k MN = k n ⋅   ; k MP = k p ⋅    L  MP  L  MN

•Si se escoge Wmin y Lmin, la VINV estará desplazada debido a queµn>µp

Vo
M P M H O P

Tiempos de propagación tp (tpHL y tpLH): •La mayor parte del tiempo de propagación, uno de los transistores está en SAT y el otro en OFF •La capacidad se carga/descarga a I constante

MP OFF

VDD

M

−V Tp≈ VTn W  W    =   L  MP  L  MN LMP = LMN = Lmin   WMP = WMN = Wmin  ⇒ k MN ≈ 3 ⋅ k MP  ' ' kn ≈ 3 ⋅ k p 

VDD
MP

T SA

VDD
MN-OFF
LMP-OFF

iC

t

MN OFF

-VTp

T SA M M H O N M N

Vi
MN

Vo
CL

Vo VDD VDD/2
MP HM -O

VTn VINV VDD+VTp VDD/2

T

Vi

VINV =

V Tn+ (VDD + VTp )⋅ 1 1+ 1 3

3 ≈ 0.37 ⋅ V + 0.27 ⋅V < VDD DD Tn 2

MN -SA T

- SA

MP

M

I MN − SAT I MP − SAT

Vi =VDD

k' W  2 = n ⋅   ⋅ (VDD − VTn ) 2  L  MN k W  2 ⋅   ⋅ (VDD + VTp ) 2  L  MP
t ' p

N

-OHM

t

•Para que VINV=VDD/2 es habitual que la WMP>WMN, para conseguir kMP=kMN

Vi = 0

=

tpLH

tpHL

iCL = C L

IC dVo 1 ⇒ Vo(t ) = Vo(0) + ⋅ iC ⋅ dt ⇒ ∆Vo = L ⋅ t dt CL ∫ L CL 0

Vo
MP OFF

−V Tp≈ VTn
M H O P T M SA P M

VDD

k' W  W  k MP = k MN ⇒   = n ⋅   '  L  MP k p  L  MN LMP = LMN = Lmin    ⇒ WMP ≈ 3 ⋅WMN ' ' kn ≈ 3 ⋅ k p  

VDD I MP − SAT = CL2

Vi = 0

⋅ tp LH ⇒ tp LH = C L ⋅

VDD ⋅ 2

VDD 2 = CL ⋅ 2 W  2 k MP (VDD + VTp ) k ⋅   ⋅ (VDD + VTp )  L  MP
' p

−

I MN − SAT Vi =V VDD V DD =− ⋅ tp HL ⇒ tp HL = C L ⋅ DD ⋅ CL 2 2

VINV =
MN OFF

V Tn+ (VDD + VTp )⋅ 1 1+ 1
' n

VDD 2 = CL ⋅ 2 W  2 k MN (VDD − VTn ) k ⋅   ⋅ (VDD − VTn ) L  MN 
' n

≈

-VTp

T SA M H N M NO M

VDD 2
2

I INV ≈...