Logica combinacional con fpga

1

Lógica combinacional-Funciones lógicas en FPGA
(15 OCTUBRE 2011)

John Harold Calvo Jorge Andrés Zapata Forero Facultad de Ingeniería Electrónica, Escuela Colombiana de ingeniería Bogotá, Colombia. Jhon.calvo@mail.escuelaing.edu.co Jorge.zapata@mail.escuelaing.edu.co

Resumen— este documento es el resultado escrito, de la practica referente a lógica combinacional-funciones lógicas enfpga,
realizada en el laboratorio de la materia sistemas electrónicos digitales de la escuela colombiana de ingeniería. En el que se muestra como se desarrollo de la práctica con ayuda del software ISE.

común. Teniendo esto en cuenta se realizan las combinaciones de tal manera que cada una nos permita tener la letra que garantice la secuencia para formar los nombres, obteniéndose la siguientetabla de verdad.

Palabras clave: Display ánodo común: para el desarrollo de este laboratorio se debe tener en cuenta que el display de ánodo común enciende uno de sus les cuando su entrada lógica es un 0 y no enciende cuando su entrada lógica es un 1. LUT: es una tabla de datos , con una estructura matricial que nos permite introducir la secuencia lógica de una función.. Para el manejo delsoftware debemos introducir la secuencia representada por del modelo hexadecimal.

E 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0

C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0

B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0

A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

a 1 0 1 0 1 1 0 0 1 1 0 1 0 1 1 1 0 0

b 0 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 1 1

c 0 0 1 0 1 0 1 0 1 0 0 1 0 0 0 1 1 0d 1 1 1 0 0 0 0 1 0 0 0 1 1 1 0 1 0 0

e 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 1

f 0 0 1 0 0 1 0 0 0 1 0 1 0 1 1 1 0 0

g 0 0 0 1 1 0 1 0 1 1 1 1 0 0 0 0 0 0

F

INTRODUCCION Con el fin de tener un mayor conocimiento frente al manejo del software ISE, para programar en la tarjeta nexys en fpga, se plantea el problema de desarrollar funciones, que muestren en uno de los display de latarjeta, los nombres HAROLD CALVO Y ANDRES ZAPATA. Para lograr este objetivo se deben usar los conceptos vistos hasta el momento en el curso, y aplicarlos en el software. 1. DESCRIPCION DEL LABORATORIO.

Para el desarrollo de este laboratorio, se implemento una función para cada una de las salidas en el display, con el fin de formar cada una de las letras necesarias para generar el nombre indicado.Tras tener estas funciones, se creó el diseño del esquemático a implementar en el software ISE, y se procedió a realizar dicho esquemático. Finalmente al tener implementado el diseño, se determinaron los pines que se iban a utilizar en la tarjeta, y se comprobó que su funcionamiento fuera el correcto. 1.1. Diseño de la función. Teniendo en cuenta que los nombres contienen 22 letras más un espacio,se necesitan entonces 5 variables que nos muestren las posibilidades de combinación. Adicionalmente se sabe por información de la tarjeta que el display que tiene es de ánodo

0 1 1

2

1 1 1 1 1 1 1 1 1 1 1 1 1 1

0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 1 1 1 1 0 0 0 0 1 1 1 1

1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 0 0 0 1 0 X X X X X X X X

0 0 0 0 1 0 X X X X XX X X

1 0 1 0 1 0 X X X X X X X X

0 1 1 1 0 1 X X X X X X X X

0 0 0 0 0 0 X X X X X X X X

1 0 0 0 0 0 X X X X X X X X

0 0 0 0 0 0 X X X X X X X X X X X X X X X X

Tabla de verdad .para el comportamiento de una LUT de a entradas y una salida.

Figura1 Este procedimiento se repitió 6 veces más, cambiando solamente los valores hexadecimales en las lut, y la asignación del pincorrespondiente en la salida del display.

Nótese que a partir de la combinación 11000, son condiciones de no importa, ya que no se necesitan más letras. 1.2 diseño del esquemático a implementar en el software. Para el diseño, se utilizaron dos lut de cuatro entradas y una salida, ya que esta nos permite introducir la función atreves del resultado hexadecimal, utilizamos uno de los lut para...