Logica combinacional en verilog

INFORME 2: LÓGICA COMBINACIONAL EN VERILOG



ABSTRACT: Three-input Combinational circuit, parity generator and 4 to 1 multiplexer were among the implemented and analyzed circuits during the practice. This practicing was based on using Verilog code description of every one of these circuits and later implementing them in FPGA development board.

RESUMEN: El circuito combinacional detres entradas, el generador de paridad y el multiplexor 4 a 1 fueron algunos de los circuitos implementados y analizados durante esta práctica. Esta práctica se basó en el uso de la descripción en código Verilog de cada uno de los circuitos mencionados para luego implementarlos en la tarjeta de desarrollo FPGA.

PALABRAS CLAVE: Circuito combinacional, circuito combinacional de tres entradas,generador de paridad, multiplexor, multiplexor de 4 a 1, Verilog, descripción en código Verilog, tarjeta de desarrollo en FPGA.

INTRODUCCIÓN

La ayuda que brindan las herramientas computacionales facilitan muchas de las actividades a realizar en el campo de la ingeniería, siendo así el diseño en Verilog con Xilinx un ejemplo de estas, dando una mano esta vez en el campo de la ingenieríaelectrónica, siendo un poco más específicos, en la electrónica digital.

Esta herramienta, facilita el uso y la implementación de una gran cantidad de circuitos digitales en tarjetas de desarrollo en FPGA, la cual a es su vez también de mucha utilidad. De esta forma la utilización e implementación de compuertas lógicas (vistas en la práctica anterior), y circuitos basados en ellas, es mucho más fácilde llevar a cabo sólo con la utilización de un software.

Es por eso que en esta práctica se ha llevado a cabo el análisis y la implementación de varios circuitos, como lo son el combinacional de tres entradas, el multiplexor 4 a 1 y el generador de paridad, los cuales se basan en el uso de múltiples compuertas; pero esta vez desarrollarlos con la utilización del software ISE de Xilinx,diseñando y simulando cada uno con el uso del lenguaje de descripción de hardware Verilog, y puesto en práctica en tarjeta de desarrollo en FPGA.
MARCO TEÓRICO

TARJETA DE DESARROLLO EN FPGA

Las tarjetas de desarrollo en FPGA (field programable gate array) son dispositivos en los cuales es posible la implementación de varios circuitos digitales de diferentes complejidades, ya que se puedeimplementar desde una compuerta lógica hasta circuitos basados en estas, como lo pueden ser los multiplexores o los mismos circuitos combinacionales. Son dispositivos que cuentan con la capacidad de ser programables y reprogramables, poseen bloques de lógica con una interconexión y funcionalidad que debe ser configurada por medio de un lenguaje de descripción especializado como lo es el lenguaje dedescripción de hardware Verilog.

2.2 VERILOG

Verilog, como ya se ha mencionado anteriormente, es un lenguaje de descripción de hardware (HDL) el cual es utilizado para la modelación de varios circuitos digitales (aunque en algunas ocasiones también analógicos). Este lenguaje es uno muy parecido al lenguaje de programación C en cuanto a su sintaxis, esto con el objetivo de mantener una, por asídecirlo, universalidad en cuanto a la programación, y que cada estructura de programación entre las aplicaciones de la ingeniería de sistemas y la de la electrónica no fuesen a diferir en grandes aspectos.

Este lenguaje permite entonces el diseño de circuitos digitales y su posterior prueba e implementación en tarjetas de desarrollo FPGA (anteriormente mencionadas), gracias a su aplicación en elsoftware ISE de Xilinx.

2.3 CIRCUITO COMBINACIONAL

Los circuitos combinacionales en electrónica digital son circuitos que utilizan en su funcionamiento básico varias puertas lógicas, de tal manera que a partir de una cantidad de entradas se obtiene una salida la cual puede llegar a ser descrita por una ecuación booleana. Por ejemplo el circuito combinacional cuya salida está dada por la...