Lógica y mapas de karnaugh

U NIVERSIDAD DE G UADALAJARA
C ENTRO U NIVERSITARIO DE LOS L AGOS
P RÁCTICA 0
R EPASO G ENERAL L OGICA B OOLEANA Y M APAS DE K ARNAUGH

Sistemas Expertos







Índice
1. Objetivo
1.1. Objetivos específicos: . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3
3

2. Palabras clave

3

3. Introducción teórica

3

4. Desarrollo
4.1. Sumador de dosbits . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.2. Decodificador binario-hexadecimal . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.3. Sumador de palabras . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .

3
4
5
9

5. Conclusión

(Diseño en Multisim)
Sistemas Expertos

11

1

Práctica 0
Repaso General LogicaBooleana y Mapas de Karnaugh

Culagos

MEC

Índice de figuras
1.
2.
3.
4.

Simulación en Multisim . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4
Simulación en Multisim para decodificador binario-hexadecimal . . . . . . . . . . . . .
8
Combinación de compuertas lógicas resultantes de la función A’B’C+A’BC’+AB’C’+ABC 10
Combinación de compuertas lógicas resultantesde la función AC+AB+BC . . . . . . . 10

(Diseño en Multisim)
Sistemas Expertos

2

Práctica 0
Repaso General Logica Booleana y Mapas de Karnaugh

Culagos

1.

MEC

Objetivo

El objetivo principal de esta práctica es dar al alumno un pequeño repaso con respecto a la lógica
booleana, tablas de verdad y mapas de Karnaug.

1.1.

Objetivos específicos:
1. P0.1. Diseñe eimplemente un sumador booleano de 2 bits
2. P0.2. Diseñe e implemente un decodificador Hexadecimal a Binario.
3. P0.3. Diseñe e implemente un sumador de palabras de 4 bits.

2.

Palabras clave
Mapas de Karnaugh
Compuertas Lógicas
Tablas de verdad
Hexadecimal
Binario

3.

Introducción teórica

Sistema binario: sistema de numeración que consta de solo dos cifras (bits) cero y uno.
Sistemahexadecimal: sistema de numeración que emplea 16 símbolos en los que no solo se emplean
números si no letras a partir del número nueve.
Mapas de Karnaugh: es un diagrama utilizado para la simplificación defunciones algebraicas Booleanas
el cual consiste en una representación bidimensional de la tabla de verdad de la función a simplificar.

4.

Desarrollo

Lo primero que se debe realizar esuna tabla de verdad para cada circuito de acuerdo a sus entradas
y salidas. En las tablas de verdad se muestra el comportamiento esperado para cada combinación de bits.
Una vez completas las tablas de verdad se deben llenar los mapas de Karnaugh para poder obtener las
funciones de control mediante las cuales se puede construir un controlador a base de compuertas lógicas.

(Diseño en Multisim)Sistemas Expertos

3

Práctica 0
Repaso General Logica Booleana y Mapas de Karnaugh

Culagos

4.1.

MEC

Sumador de dos bits

Un sumador de dos bits solo consta de dos entradas (A y B) mediante el cual se realiza una suma
booleana, en la Tabla 1 se muestra la tabla de verdad para el sumador. La primera salida S1 representa el
primer bit de la suma y la segunda salida S2representa el acarreo cuando hay una suma de 1+1. Después
como ya se menciono anteriormente los bits de salida se acomodan en un mapa o tabla de Karnaugh
como los que se muestran en la Tabla
A
0
0
1
1

B
0
1
0
1

S1
0
1
1
0

S2
0
0
0
1

Cuadro 1: Tabla de verdad para sumador de dos bits

HH

A

HH B
H
H

0
1

0

1

0
1

1
0

HH
HH B
A
HH

0
1

01

0
0

0
1

Cuadro 2: Tablas de verdad para sumador de dos bits
Esto nos da como resultado una compuerta XOR para la salida S1 y una compuerta AND para la
salida S2. En la siguiente imagen se muestra la simulación en Multisim para este sumador.

Figura 1: Simulación en Multisim
(Diseño en Multisim)
Sistemas Expertos

4

Práctica 0
Repaso General Logica Booleana y Mapas de...