Maquinas de estado en vhdl

Maquinas de estados en VHDL.
De manera general, es posible considerar que una máquina de estados está formada por los
siguientes bloques funcionales:
1.- Memoria de estados.
Se trata de unconjunto de n flip-flops que almacenan el estado actual de la máquina, y tiene 2n
estados distintos. Lo normal es hablar de máquinas de estados síncronas, es decir aquéllas en
las que todos los flip-flopsse encuentran conectados a una señal de reloj común. Este tipo de
máquinas será el que se aborda en la presente unidad.
2.- Lógica del estado siguiente.
Se trata de un bloque combinacional que, enfunción del estado y entradas actuales, genera una
función (F) que alimentará a las entradas de los biestables y hará que estos evolucionen hacia el
estado siguiente.
3.- Lógica de salida.
Generalas funciones de salida del circuito secuencial.
si se desea analizar un circuito del que se conoce que implementa una máquina de estados,
conviene seguir los siguientes pasos básicos:
1.Determinar las funciones del estado siguiente (F) y salida (G) en base a los elementos
constitutivos que forman el circuito y sus conexiones.
2. Utilizar las funciones F y G para construir una tabla deestado/salida que especifique
completamente el estado siguiente y la salida del circuito para toda posible combinación de
estado siguiente y salida.
3. Dibujar un diagrama de estado que presente lainformación de los pasos anteriores de forma
gráfica.
DISEÑO DE MÁQUINAS DE ESTADO.
El proceso de diseño de una máquina de estados finita, a partir de una especificación o
descripción en palabraspuede resumirse en los siguientes pasos:
1. Construir una tabla de estado/salida que corresponde a la especificación, empleando nombres
de mnemónicos para los estados. (También es posible comenzar conun diagrama de estados).
2. (Opcional) Minimizar el número de estados en la tabla de estado/salida o diagrama de
estados.
3. Elegir un conjunto de variables de estado y asignar combinaciones de...