Marco Teorico

I.2 AVR
Descripción del dispositivo
 
El AVR es a Arquitectura modificada de Harvard máquina con el programa y los datos almacenados en los sistemas físicos separados de la memoria que aparecen en diversos espacios de dirección solamente tener la capacidad a los artículos de datos leídos de la memoria del programa usando instrucciones especiales.

I.2.1Familias básicas
AVRs se clasificageneralmente en cuatro amplios grupos:
TINYAVRS
1-8 memoria del programa del KB
paquete 8-32-pin
Sistema limitado el periférico

MEGAAVRS
4-256 memoria del programa del KB
paquete 28-100-pin
Sistema de instrucción extendida (multiplique las instrucciones y las instrucciones para manejar memorias más grandes del programa)
Sistema extenso el periférico


XMEGA
16-256 memoria del programa del KB
paquete44-100-pin

El funcionamiento extendido ofrece, por ejemplo el acceso directo de memoria, el "sistema del acontecimiento", y la ayuda de la criptografía.

Periférico extenso fijado con DACs

Específico AVRs del uso megaAVRs con las características especiales no encontradas en los otros miembros de la familia del AVR, tales como regulador del LCD, regulador del USB, PWM avanzado, PODER etc.
FPSLIC(Circuito integrado programable del nivel de sistema del campo), una base del AVR en-muere con FPGA. El FPSLIC utiliza SRAM para el código del programa del AVR, desemejante de el resto del AVRs. En parte debido a la diferencia relativa de la velocidad entre SRAM y el flash, la base del AVR en el FPSLIC puede funcionar en hasta 50MHz.

I.2.2 Arquitectura del dispositivo
 La arquitectura de los AVR fueconcebida por dos estudiantes en el Norwegian Institute of Technology, y posteriormente refinada y desarrollada en Atmel Norway, la empresa subsidiaria de Atmel, fundada por los dos arquitectos del chip. Cuenta con bastantes aficionados debido a su diseño simple y la facilidad de programación. Se pueden dividir en los siguientes grupos :
ATxmega: procesadores muy potentes con 16 a 384 kBde memoria flash programable, encapsulados de 44, 64 y 100 pines (A4, A3, A1), capacidad de DMA, eventos, criptografía y amplio conjunto de periféricos con DACs.
ATmega: microcontroladores AVR grandes con 4 a 256 kB de memoria flash programable, encapsulados de 28 a 100 pines, conjunto de instrucciones extendido (multiplicación y direccionamiento de programas mayores) y amplio conjunto de periféricos.ATtiny: pequeños microcontroladores AVR con 0,5 a 8 kB de memoria flash programable, encapsulados de 6 a 20 pines y un limitado set de periféricos.
AT90USB: ATmega integrado con controlador USB
AT90CAN: ATmega con controlador de bus CAN
Tipos especiales: algunos modelos especiales, por ejemplo, para el control de los cargadores de baterías, pantallas LCD y los controles de los motores o lailuminación.
AT90S: tipos obsoletos, los AVRs clásicos

I.2.2.1 BUS de los datos
Flash, EEPROM, y SRAM son todos integrados sobre un monopastilla, quitando la necesidad de la memoria externa (sin embargo aún disponible en algunos dispositivos).

I.2.2.2 Memoria del programa (flash)
Instrucciones de programa se almacenan adentro permanente Memoria de destello. Aunque son 8 el pedacito MCUs, las tomas de cadainstrucción uno o dos 16 palabras del pedacito.
El tamaño del memoria del programa se indica de vez en cuando en el nombramiento del dispositivo sí mismo (e.g., la línea de ATmega64x tiene 64 KB del flash).

I.2.2.3 Memoria interna de los datos
Los datos espacio de dirección consiste en archivo del registro, Registros de la entrada-salida, y SRAM. El AVRs tiene 32 solo-octeto registros y seclasifican como 8 dispositivos del RISC del pedacito.

I.2.2.4 Registros internos
En la mayoría de las variantes de la arquitectura del AVR, los registros del funcionamiento traz adentro como las primeras 32 direcciones de memoria (000016-001F16) seguido por los 64 registros de la entrada-salida (002016-005F16).
SRAM real comienza después de estas secciones del registro (dirección 006016). (Nota que...