Memoria Caché

Práctica 1 Memoria Caché
Sistemas Multiprocesador 4º Ingeniería Electrónica

Juan Manuel Vicente
Grupo 1
27/03/2012

Índice:

Introducción fundamento teórico.

1. Análisis de la variación de la tasa de fallos en la caché en función del tamaño de bloque para distintos valores del tamaño total de la caché.

2. Análisis de la tasa de fallos en la caché frente a diferentesfunciones de correspondencia (directa, asociativas de x-vías y totalmente asociativa) para distintos tamaños de caché.

3. Análisis de la influencia del tipo de aplicación sobre el comportamiento de la caché (utilizar las trazas Comp, Nasa7 y Wave como mínimo).




Introducción, fundamento teórico:
Atendiendo a los aspectos básicos de diseño de una caché debemos formularnos una pregunta:¿Qué se requiere de un sistema de memoria? Es aquí donde aparecen unos criterios en el diseño de las memorias: Capacidad, velocidad, coste/bit. Éstos presentan cierta incompatibilidad, ya que:
* A mayor capacidad, mayor tiempo de acceso
* A menor tiempo de acceso, mayor coste por bit
* A mayor capacidad, menor coste por bit.
Para resolver esto se lleva a cabo una organización jerárquica dela memoria del computador. El objetivo es hacer que los datos que necesita la CPU se encuentren en el nivel más bajo de la jerarquía, es decir, disminuir el tiempo de acceso a memoria aprovechando la localidad en los accesos.
Principio de localidad: las referencias a memoria suelen agruparse en una pequeña porción del espacio de direcciones.
* Localidad Temporal: es posible que se vuelva areferenciar en un futuro próximo (ejemplo: bucles, subrutinas, variables locales).
* Localidad Espacial: es posible que se referencien direcciones cercanas (ejemplo: programas secuenciales, estructuras de datos).

CPU

Memoria
Principal
Control
Almacenamiento
Memoria Caché

Con la realización de esta práctica se pretende analizar el comportamiento de la memoria caché frente a lavariación de algunos parámetros de diseño fundamentales en este tipo de memorias. El indicador elegido para valorar dicho comportamiento será la tasa de fallos a la que da lugar un determinado diseño de la caché al trabajar sobre una aplicación concreta, indicador que está relacionado de forma directa con el rendimiento proporcionado por la caché. Para estos análisis vamos a utilizar una herramienta desimulación software llamada SMPCaché.

1. Análisis de la variación de la tasa de fallos en la caché en función del tamaño de bloque para distintos valores del tamaño total de la caché.
He utilizado la traza Wave, una arquitectura con palabras de 32 bits con máximo número de bloques en memoria principal, y caché con función de correspondencia directa.
Se van haciendo variaciones de laspalabras por bloque para analizar distintos tamaños de bloque como figura en la siguiente imagen: para 8 pal/bloque → Tamaño de bloque: 32 bytes. Para 512 pal/bloque → Tamaño de bloque: 2 Kb.

Para ver la evolución de la memoria caché, se puede elegir entre formato gráfico o formato de texto, ambos proporcionan información como transferencia de bloques, tasa de aciertos, fallos, frecuencia, etc. Lasiguiente figura muestra un ejemplo en modo texto:

La tabla siguiente muestra los resultados obtenidos para las distintas simulaciones:

Tamaño de bloque (Bytes) | Tamaño de caché – Tasa de fallos |
| 4Kb | 8Kb | 16Kb | 32Kb | 64Kb |
32B | 29.68% | 27.95% | 25.56% | 24.28% | 24.19% |
64B | 23.64% | 19.7% | 17.8% | 16.22% | 16.11% |
128B | 16.98% | 15.35% | 13.48% | 11.76% | 11.41% |256B | 13.86% | 11.41% | 9.31% | 7.82% | 7.38% |
512B | 13.16% | 10.33% | 7.91% | 5.75% | 5.28% |
1024B | 18.15% | 13.63% | 10.24% | 7.41% | 6.39% |
2048B | 25.62% | 16.75% | 11.61% | 7.88% | 6.57% |

Cuanto menor es el tamaño de bloque mayor es la tasa de fallos. Para disminuir esta tasa se puede:

* Incrementar el tamaño de bloque (ya que se aprovecha mejor la localidad...