Memoria cache


Nº de bloque Desplazamiento

MEM. P.
CPU CACHE 32 bytes 8 bloques MEM. PRINCIPAL 256 bytes 64 bloques
000000 00

0

000000 01 000000 10 000000 11 000001 00

Nº de bloque

CACHE

1

000001 01 000001 10 000001 11

0 1 2 3 4 5 6 7
Universidad de Oviedo / Dpto. de Informática 1

001100 00

12

001100 01 001100 10 001100 1163

111111 00 111111 01 111111 10 111111 11

Ingeniería de computadores (3º curso)


DIRECCIÓN

Nº de bloque bit de validez etiqueta

3
XX XX XX XX XX XX XX XX

2
XX XX XX XX XX XX XX XX

1
XX XX XX XX XX XX XX XX

0
XX XX XX XX XX XX XX XX

Desplazamiento

0 1 2 3 4 5 6 7

x x x x x x x x

xxx xxx xxx xxx xxx xxxxxx xxx

= MUX

Acierto/Fallo

Dato

Universidad de Oviedo / Dpto. de Informática

2

Ingeniería de computadores (3º curso)


• Situación inicial: cache vacía
DIRECCIÓN

Memoria Principal
01001100 01001101 01001110 01001111 01010000 01010001 01010010 01010011 A3 10 9A BF A4 5A 79 F3

Nº de bloque bit de validez etiqueta

3
XXXX XX XX XX XX XX XX

2
XX XX XX XX XX XX XX XX

1
XX XX XX XX XX XX XX XX

0
XX XX XX XX XX XX XX XX

Desplazamiento

0 1 2 3 4 5 6 7

0 0 0 0 0 0 0 0

xxx xxx xxx xxx xxx xxx xxx xxx

11001100 11001101 11001110 11001111

FF B3 19 CD

= MUX

Acierto/Fallo

Dato

Universidad de Oviedo / Dpto. de Informática

3

Ingeniería de computadores (3º curso)
• Petición de lectura sobre la dirección 01001110b (4Eh): Fallo
DIRECCIÓN
0 1 0 0 1 1 1 0

Memoria Principal
01001100 01001101 01001110 01001111 01010000 01010001 01010010 01010011 A3 10 9A BF A4 5A 79 F3

Nº de bloque bit de validez etiqueta

3
XX XX XX XX XX XX XX XX

2
XX XX XX XX XX XX XX XX

1
XX XX XX XX XX XX XX XX

0
XX XX XX XX XX XX XX XX

3
4 5 6 70 1 2

Desplazamiento

0 0 0 0 0 0 0 0

xxx xxx xxx xxx xxx xxx xxx xxx

11001100 11001101 11001110 11001111

FF B3 19 CD

= MUX

FALLO
Universidad de Oviedo / Dpto. de Informática 4 Ingeniería de computadores (3º curso)


• Actualización del bloque 3 • La cache sirve el dato pedido
DIRECCIÓN
0 1 0 0 1 1 1 0

MemoriaPrincipal
01001100 01001101 01001110 01001111 01010000 01010001 01010010 01010011 A3 10 9A BF A4 5A 79 F3

Nº de bloque bit de validez etiqueta

3
XX XX XX BF XX XX XX XX

2
XX XX XX 9A XX XX XX XX

1
XX XX XX 10 XX XX XX XX

0
XX XX XX A3 XX XX XX XX

3
4 5 6 7

0 1 2

Desplazamiento

0 0 0 1 0 0 0 0

xxx xxx xxx 010 xxx xxx xxx xxx

11001100 11001101 11001110 11001111

FFB3 19 CD

= MUX

ACIERTO

9A
5 Ingeniería de computadores (3º curso)

Universidad de Oviedo / Dpto. de Informática


• Petición de lectura sobre la dirección 01001111b (4Fh): Acierto • La cache sirve el dato pedido
DIRECCIÓN
0 1 0 0 1 1 1 1

Memoria Principal
01001100 01001101 01001110 01001111 01010000 01010001 01010010 01010011 A310 9A BF A4 5A 79 F3

Nº de bloque bit de validez etiqueta

3
XX XX XX BF XX XX XX XX

2
XX XX XX 9A XX XX XX XX

1
XX XX XX 10 XX XX XX XX

0
XX XX XX A3 XX XX XX XX

3
4 5 6 7

0 1 2

0 0 0 1 0 0 0 0

xxx xxx xxx 010 xxx xxx xxx xxx

Desplazamiento

11001100 11001101 11001110 11001111

FF B3 19 CD

= MUX

ACIERTO

BF
6 Ingeniería de computadores (3º curso)Universidad de Oviedo / Dpto. de Informática


• Petición de lectura sobre la dirección 01010000b (50h): Fallo
DIRECCIÓN
0 1 0 1 0 0 0 0

Memoria Principal
01001100 01001101 01001110 01001111 01010000 01010001 01010010 01010011 A3 10 9A BF A4 5A 79 F3

Nº de bloque bit de validez etiqueta

3
XX XX XX BF XX...