MemsDRAM_CS



Reloj ‘’’CKE’’’ Habilitar. Cuando esta señal es baja, el chip se comporta como si el reloj se ha
detenido. No comandos son interpretados y tiempos de latencia de comando notranscurrir.
El estado de las líneas de control de otros no es relevante. El efecto de esta señal es en
realidad un retraso de un ciclo de reloj. Es decir, el producto actual ciclode reloj, como de
costumbre, pero el siguiente ciclo de reloj es ignorado, excepto para la prueba de nuevo la
entrada de CKE. Reanudar las operaciones normales en el flanco desubida del reloj después
de aquel en el que se toman muestras de CKE alta.



‘’’/ CS’’’ Chip Select. Cuando esta señal es alta, el chip hace caso omiso de todas las otras
entradas(excepto para CKE), y actúa como si se recibe un comando NOP.
‘’’DQM’’’ ocultar los datos. (La letra Q aparece porque, siguiendo las convenciones de la
lógica digital, las líneas dedatos se conoce como "DQ" líneas.) Al alta, estas señales de
supresión de los datos I / O. Cuando acompañan a escribir los datos, los datos no son en
realidad por escrito a la DRAM.Cuando afirmó alta dos ciclos antes de un ciclo de lectura,
la lectura de datos no es la salida del chip. Hay una línea DQM por 8 bits en un chip x16 de
memoria o DIMM.
‘’’/RAS’’’fila Dirección Strobe. A pesar del nombre, este no es un estrobo, sino simplemente
un poco de comandos. Junto con / CAS y / WE, esto selecciona uno de los 8 comandos.
‘’’/ CAS’’’columna Dirección Strobe. A pesar del nombre, este no es un estrobo, sino
simplemente un poco de comandos. Junto con / RAS y / WE, esto selecciona uno de los 8
comandos.
‘’’/ WE’’’modo escritura. Junto con / RAS y CAS, esta selecciona uno de los 8 comandos.
Esto generalmente se distingue de lectura como los comandos de escribir-como comandos.






