Mux 8 a 1 VHDL

UNIVERSIDAD POLITÉCNICA DE VICTORIA

MAESTRÍA EN INGENIERÍA

ESPECIALIDAD:
MECATRÓNICA

ASIGNATURA:
PROCESADORES DIGITALES

CATEDRÁTICO:
DR. MARCO AURELIO NUÑO MAGANDA

ALUMNO:
JOSUÉHELÍ JIMÉNEZ ARTEAGA

REPORTE DE PRÁCTICA: 01

IMPLEMENTACIÓN DE MULTIPLEXOR 8 A 1
INTRODUCCIÓN
El trabajo a realizar consiste en implementar un multiplexor 8 a 1, utilizando un diseño
en VHDL anivel estructural y de flujo de datos.
Un multiplexor N a 1 es un circuito combinacional que permite situar en un canal de
salida la señal procedente de cualquiera de los N canales de entrada. Parala selección de
canal hacen falta n variables binarias tales que 2n = N. Es decir, cada configuración lógica
mutuamente exclusiva de esas variables de control abre un canal asegurando que duranteel
intervalo de tiempo en el que ese canal permanece abierto, los otros están cerrados (1).
La dirección deseada de los datos de entrada hacia la salida es controlada por
entradas de selección(también llamadas entradas de dirección). El multiplexor actúa como
un interruptor de posiciones múltiples controlado digitalmente, donde el código digital que se
aplica a las entradas de seleccióncontrola qué entradas de datos serán trasladadas hacia la
salida (2).
En la figura 1 se muestra un diagrama funcional de un multiplexor N a 1, donde las N
entradas están representadas por las flechasdel lado izquierdo; del lado derecho está
indicada la salida que corresponde a la entrada de datos seleccionada por las entradas de
dirección (flecha de la parte inferior).

Figura 1. Diagramafuncional de un multiplexor

DESARROLLO
Primeramente fue necesario determinar el número de entradas de selección, las
cuales están dadas por:
S = log2N.................................................. Ecuación 1
S = número de entradas de selección
N = número de entradas de datos

Para este caso, el número de entradas de datos es 8, por lo tanto, se necesitan 3
entradas de selección para...