Negocios

La figura 1 muestra una síntesis posible del registro.

SÍNTESIS DE MÓDULOS SECUENCIALES
La síntesis de módulos secuenciales puede materializarse de forma directa a partir de descripciones RTL o
comportamental de los módulos secuenciales tradicionalmente conocidos, como son registros, registros de
desplazamiento, contadores, monoestables, LFSR, etc.
En este capítulo, a partir de loselementos descriptivos del VHDL ya introducidos en capítulos anteriores se
van a realizar diversas implementaciones de los módulos secuenciales más conocidos. Cada módulo se
modelará mediante una o varias descripciones. Como se observará, la descripción de los modelos a partir del
VHDL simplifica enormemente la síntesis de sistemas digitales.

Registro
El registro es un módulo secuencial capaz dealmacenar un conjunto de datos que son cargados a partir de
una señal de carga o load. Los datos que se cargan en el registro provienen del bus externo de datos d. Puesto
que el registro contiene un conjunto de flip-flops, su estado viene dado directamente por los datos que
almacena y se visualiza al exterior a través del bus de salida q.

Figura 1. Registro.

La figura 2 muestra lasimulación temporal del registro.

El registro suele contener también una señal de reset o preset asíncrona que inicializa el registro a 0 o 1. Por
consiguiente, su tabla de estados puede describirse de la forma siguiente:
Estado actual (q)

Próximo estado (Q)

nreset = 0

-

0

load = 0 y ck ↑

q

q

q

d

load = 1 y ck ↑

Tabla 1. Tabla de estados del registro.

Sufuncionamiento es simple y, como tal, puede considerarse como el módulo punto de partida para la
construcción del resto de módulos secuenciales.
La descripción VHDL, a nivel comportamental, es trivial a partir de la tabla 3.
Library ieee;
Use ieee.std_logic_1164.ALL;
Entity Registro is
generic (N:integer := 4);
port ( d: in std_logic_vector(N-1 downto 0);
ck, nreset, load: in std_logic;
q: outstd_logic_vector(N-1 downto 0));
end;
architecture bhr of Registro is

Figura 2. Gráfica termporal del registro.

Registro de desplazamiento.
El registro de desplazamiento, además del almacenamiento de datos propio del registro, es capaz de
establecer comunicación entre los elementos (flip-flops) vecinos permitiendo el transporte de datos (de forma
serie) a derecha e izquierda del registro.Por consiguiente, las operaciones que un registro de desplazamiento
puede contener son: inicialización, carga de datos, desplazamiento a la derecha, desplazamiento a la
izquierda y no operación.
Todas las operaciones, excepto la de inicialización asíncrona, pueden estar controladas a través de una señal
de control, ctrl, de dos bits.
La tabla 2 muestra la tabla de estados del registro dedesplazamiento. Para los desplazamientos a derecha e
izquierda se necesita, además, una señal de entrada serie por la izquierda, il, y otra por la derecha, ir,
respectivamente.
Estado actual (q)

begin
process (ck, nreset)

Próximo estado
(Q)

Inicialización

nreset = 0

-

0

if nreset='0' then q '0');

No operación

ctrl = 00 y ck ↑

q

q

else if ck'event and ck='1' thenCarga

ctrl = 01 y ck ↑

q

d

Desplazamiento a derecha

ctrl = 10 y ck ↑

(qn-1, ..., q0)

(il, qn-1, ..., q1)

Desplazamiento a izquierda

ctrl = 11 y ck ↑

(qn-1, ..., q0)

(qn-2, ..., q0, ir)

begin

if load = '1' then
q NULL para implementar el modo Noop del registro de desplazamiento.
-- Registro de desplazamiento
Library ieee;
Use ieee.std_logic_1164.ALL;Entity sr is
generic (N:integer := 4);
port ( ck, nreset, ir, il: in std_logic;
ctrl: in std_logic_vector(1 downto 0);
d: in std_logic_vector(N-1 downto 0);

Figura 4. Diagrama temporal del registro de desplazamiento.

q: inout std_logic_vector(N-1 downto 0));

Contador.

end;
architecture bhr of sr is

Un contador es un circuito secuencial capaz de seguir una secuencia completa...