nolose
SOLUCION
POLITÉCNICA NOMBRE:
DE MADRID
Fecha
10
06
SEMESTRE
2013
DNI:
ASIGNATURA:
MICROPROCESADORES
Calificaciones parciales
Cal. Final
2
INSTRUCCIONES
Escriba AHORA en esta página su nombre, apellidos y DNI.
Compruebe que el ejemplar de examen consta de 13 páginas
numeradas y que contiene 3 problemas y 3 ANEXOS.
No se permiteel uso de libros ni apuntes.
No se permite el uso de calculadoras. Retírela AHORA de la mesa.
Mantenga a la vista su DNI, o documento acreditativo, durante la
realización de la prueba.
Redacte el examen con bolígrafo o pluma; un examen redactado a
lápiz no será corregido.
Apague completamente su teléfono móvil y retírelo AHORA de la
mesa.
DURACIÓN
Dispone de 2 horas para larealización de esta prueba.
No puede abandonar el aula de examen hasta que hayan transcurrido
30 minutos desde el inicio del mismo.
1
Problema 1 (30 puntos)
En el esquema de la figura 1 se representa un microprocesador que dispone de
mapas de memoria y de entrada/salida diferenciados, por lo que incluye el pin /MEM
(activo a nivel bajo) para validar direcciones en cada acceso a memoriay el pin /PER
(activo a nivel bajo) para validar direcciones en los accesos a dispositivos de
entrada/salida.
Si se quiere realizar un sistema con circuitos de memoria como los de la figura y
cuyo mapa debe responder a la siguiente tabla:
2 Mbytes de programa Direcciones bajas del mapa
512 Kbytes para datos Direcciones consecutivas a la memoria de programa
64 Kbytes para la pilaDirecciones altas del mapa
A) Complete con etiquetas, las diferentes conexiones de los pines de los
circuitos de memorias necesarias y los del micro.
DAT(7:0)
A(15:0)
CS1
CS2
CS4
Lógica de
/MEM
DAT(7:0)
DAT(7:0)
A(23:0)
A(21:0)
P
U3
U4
D(15:0
D(7:0)
)
decodificación
CSn
R/W
DIR(15:0)
DIR(18:16)
SDRAM
SDRAM
/CS
OE
/WR
DAT(7:0)
A(18:0)DIR(18:0)
SDRAM
CS3
R/W
/CS
OE
/WR
/PER
R/W
/WAIT
/INT
U2
DAT(7:0)
U1
DAT(7:0)
DAT(7:0)
A(19:0)
DIR(19:0)
DAT(7:0)
A(19:0)
EPROM
CS2
R/W
Figura 1
2
/CS
OE
DIR(19:0)
EPROM
CS1
R/W
/CS
OE
B) Rellene la tabla 1 con la descripción detallada del mapa de memoria
CIRCUITO
DIRECCIÓN
COMIENZO
DIRECCIÓN
FINAL
Nº DE POSICIONES(endecimal)
U1
U2
U3
U4
000000
100000
200000
3F0000
0FFFFF
1FFFFF
27FFFF
3FFFFF
1.048.576
1.048.576
52.4288
65.536
Tabla 1
C) Escriba las ecuaciones lógicas necesarias para la generación de las señales
Chip Select de los distintos circuitos de memoria empleados en el apartado anterior
sabiendo que el mapa de memoria no puede tener imágenes.
CS1 = A21 + A20 + /MEM
CS2= A21 + A20 + /MEM
CS3 = A21 + A20 + A19 +/MEM
CS4 = A21 + A20 + A19 + A18 + A17 + A16 +/MEM
D) Teniendo en cuenta que el microprocesador controla el acceso a los
periféricos a través de las ocho líneas más bajas de su bus de direcciones y la señal de
control /PER, conecte al mismo los periféricos que aparecen en la figura 2:
PER 1
DAT (7:0)
A (4:0)
CSP1
R/W
D(7:0)
A(4:0)
CSR/W
PER 2
DAT (7:0)
A (6:0)
CSP2
R/W
D(7:0)
A(6:0)
PER 3
DAT (7:0)
A (2:0)
CSP3
CS
R/W
Figura 2.
3
R/W
D(7:0)
A(2:0)
CS
R/W
E) Rellene la siguiente tabla, realizando el mapa de periféricos que estime
conveniente, pero que sitúe a los tres periféricos con direcciones contiguas y sin
imágenes:
PERIFERICO
DIRECCIÓN
COMIENZO
DIRECCIÓN
FINAL
Nº DEPOSICIONES
(en decimal)
1
2
3
80
00
A0
9F
7F
A7
32
128
8
F) Indique qué ecuaciones tendrán las funciones de los respectivos chips selec:
CSP2 = A7 • /PER
CSP1 = A7 • A6 • A5 • /PER
CSP3 = A7 • A6 • A5 • A4 • A3 • /PER
4
Problema 2 (35 puntos)
En el anexo I figura el modelo interno del microprocesador “MIC-EXAMEN”, donde:
Los Registros: Acumulador, B, C,...
Regístrate para leer el documento completo.