OBJETIVO

OBJETIVO:
Realizar la construcción de un comparador de 4 bits, mediante compuertas lógicas, asi como también realizar el código en vhdl y su simulación.
MARCO TEÓRICO:
Una actividad común en eldiseño de sistemas digitales es comparar dos números de cualquier número de bits, y producir una indicación si son iguales o si uno es mas grande que otro. La OR-exclusiva produce un 1 si las dosentradas (de 1 bit) son diferentes en caso contrario emite un 0, como se muestra en la figura 1.

Figura 1 XOR como comparador
Los números de “n” bits (multibit) son distintos si cualquiera de los pares deentrada son distintos.

Estos comparadores pueden extenderse a cualquier número de bits (comparadores de 2 entradas y cada entrada de “n” bits).

El conocimiento del lenguaje estandarizado VHDL se haconvertido en algo imprescindible para todos los estudiantes, diseñadores e ingenieros que están de alguna manera ligados al desarrollo de sistemas electrónicos digitales.
Todas las herramientas desíntesis proporcionan algún tipo de paquete en el que seencuentre definidas funciones que facilitan ladescripción del diseño. Dentro de estos paquetesse encuentran funciones que estánhechasespecíficamente para ser utilizadas con vectores ycomo por lo general es preferible utilizar vectoresestos paquetes son de gran ayuda.
Synopsys desarrolló paquetes basados en el paquete std_logic_1164, que sonutilizados por varias herramientas de síntesis existentes en elmercado, como por ejemplo FOUNDATION deXilinx, Inc. y MAX+PLUS II de AlteraCorporation. Estospaquetes son:
- std_logic_arith
-std_logic_signed
- std_logic_unsigned
DESARROLLO:
1. En VHDL realice el diseño e implementación de un comparador de 4 bits como se muestra en la Fig. 1. El circuito debe recibir dos números A y B de 4 bits comoentradas y como salidas debe indicar si:
a. A > B
b. A < B
c. A = B


Fig. 2 Comparador


2. Mediante compuertas realice el comparador del punto 1.

3. Compruebe que ambos diseños funcionen...