Paridad de Memoria RAM

 Paridad
Es el método más común y tradicional.  Consiste en que por cada 8 bits (byte) de almacenamiento, se añade 1 bit adicional.  A cambio de aumentar en un 12.5% el tamaño de la memoria, seconsigue un cierto control sobre la integridad de los datos, ya que este bit adicional contiene información sobre la paridad del conjunto.  A este respecto existen dos protocolos: paridad par e impar. Sufuncionamiento se esquematiza en la tabla siguiente.

Paridad par
Paridad impar
Paso 1
El bit de paridad se fija en uno (se activa), si los bits de datos contienen un número par de unos.  Por elcontrario, si el número es impar, se desactiva.
El bit de paridad se fija en uno si los bits de datos contienen un número impar de unos, y se desactiva si su número es par.
Paso 2
Los 8 bits dedatos y el de paridad se almacenan en DRAM.
Los 8 bits de datos y el de paridad se almacenan en DRAM
Paso 3
Los datos son interceptados por el circuito de paridad antes de ser enviados al procesador.Si este circuito identifica un número impar de unos, los datos se consideran válidos.  Se elimina el bit de paridad y se traspasan los bits de datos al procesador.
Si el número de unos es par, eldato se considera erróneo y se genera un error de paridad.
El proceso es análogo al de paridad par.  La diferencia es que el dato se considera válido si el número de unos es par y erróneo en casocontrario.

El modelo de paridad tiene ciertas limitaciones, la principal es que puede detectar el error pero no corregirlo (no sabe cuál es el bit erróneo).  Además, si hay más de un bit incorrecto,los bits defectuosos pueden cancelarse entre sí y enmascarar el error (sin embargo, la posibilidad de que esto ocurra es remota).
Paridad artificial.  Algunos fabricantes de equipos de baja calidadutilizan un chip de paridad artificial.  Este chip no almacena en realidad ningún bit extra con la paridad del dato.  En su lugar generan un bit adicional cuando el dato debe ser enviado al controlador...