pedido y ejecucion de una instruccion


Trabajo práctico

“Sistemas de computación II”
“Pedido y ejecución de una instrucción”



Alumnos: Nicolás Poy
Juan Leuzinger








Aquí desarrollaremos el pedido y la ejecución de la siguiente instrucción:
Instrucción a seguir:
“3300“= 1 -> SUB A, B
Fase de pedido (Esta será igual para todas las instrucciones):
La fase de pedido, tiene como fin localizaren la memoria la instrucción a ejecutar a partir de su dirección contenida en IP. Una copia de esa dirección (durante T1) debe pasarse al RDI, y se debe ordenar una lectura, a fin de que (Durante T2) la instrucción llegue a RI.
Durante T1, el primer ciclo reloj de la fase de pedido la única And cuya salida tiene valor 1 es la línea horizontal que sale de and1, siendo que genera T1’.
Loscaminos con líneas punteadas de la figura indican que debe ocurrir durante T1: El valor (15) de las salidas del registro IP deben pasar al RDI para lo cual primero debe pasar al bus Y, y de este al bus W. Con tal fin la UAL debe efectuar 0 + y = 0 + 15. El valor 0 lo aporta el registro R = 0, que siempre contiene el valor cero. En este ciclo, la UAL es usada para pasar información del bus Y al bus W.Luego la dirección (15) que llego al bus W debe pasar al RDI, a fin de que RDI comunique al bus de direcciones esa dirección de memoria a acceder, acompañada por la orden de lectura de la misma dada por la línea de control L/E.
Para que las salidas del IP pasen al bus Y se deben habilitar sus tri-states, lo cual requiere que mientras el pulso T1 valga 1 HIP sea 1.
Del mismo modo, paraque el registro R=0 aporte su valor al bus X durante T1 debe ser HOX=1.
Durante T1, en la UAL las señales de control deben ser a=1,b=1,c=1, para que efectué
X+Y=0+Y (de modo que la información que IP dejo en el bus Y pase al bus W sin cambios)




Para que la dirección proveniente de IP solo se guarde en los M de RDI es necesario que
en T2 cambie de 0 a 1 un pulso que llegue a suentrada CKRDI.

A fin de que se genere CKRDI la entrada CRDI de esta AND debe valer “1” durante 10
nsegundos del pulso T1

Cuando en T2 CKRDI pasa de 0 a 1 solo los M de RDI retienen la dirección que llego desde
IP.

De esta forma RDI aportara a este bus la direccion de la instrucción a ejecutar para
que ella pueda localizarse en memoria y que una copia de ella pase al registro RDA. Ladirección en RDI llegara a todas las and del decodificador.








Durante T2, en este segundo ciclo de la fase de pedido se intercambian los papeles de
and1 y and2.Ambas de sus entradas conectadas a Q!F=1 pero ahora la entrada de and2
recibe el secuenciador un pulso T2 que dura ese ciclo. Por lo tanto la salida de and2
dejara pasar una copia del pulso T2 que será T2'

Una copiade los dos bytes del código de la instrucción a ejecutar debe llegar a RDA.

Al mismo tiempo dado que todas las instrucciones ocupan 2 bytes consecutivos en memoria
se puede actualizar el IP sumándole 2 de modo que una vez en T2 la presente instrucción
Llego al RI, y el IP quede preparado para la próxima fase de pedido.

La retención de RI seguirá hasta que se haga nuevamente CKRI=1 lo queocurrirá recién
cuando se vuelva a pedir la siguiente instrucción. De esta manera queda la instrucción
durante no finalice su ejecución.
Y así se habrá cumplido el objetivo principal de la fase de pedido: Que el código de la instrucción a ejecutar llegue a RI.






Fase de ejecución:
Instrucciones de resta en modo registro (Para CISC o RISC):
“3300“= 1 -> SUB A, BEjecutaremos la instrucción de código 3300 que ordena restarle al contenido de A (supuesto 50), el contenido del registro B (supuesto 10), y el resultado (40) debe pisar al (50) que existe en el registro A.
El Cod-op 33 de esta instrucción, en las salidas de RI que van al decodificado, determinara que únicamente su salida “3300” = 1 valga uno mientras se ejecute esta instrucción. Todas las instrucciones...