Plan de contenido de oac 1

1.1. Esquema General
1.1.1. Unidades funcionales
1.1.2. Proceso de arranque – POST (“Power On Self Test”)
1.2. Unidad Central de Procesamiento – CPU
1.2.1. Unidad de Ejecución
1.2.1.1.Registros Generales
1.2.1.2. Unidad de Control
1.2.1.3. Unidad Aritmética Lógica
1.2.1.4. Registro de Estados ( banderas )
1.3. Componentes Internos del Computador
1.3.1. La Tarjeta Madre1.3.1.1. Tipos (AT, ATX, LPX, NLX, Modelos Propietarios)
1.3.1.2. Elementos integrados
1.3.2. Los Microprocesadores
1.3.2.1. Arquitectura CISC y RISC
1.3.2.2. Familias
1.3.3. Tarjetas deexpansión
1.3.3.1. Gráficas
1.3.3.2. Sonido
1.3.3.3. Comunicación - Red
1.3.3.4. Controladoras de otros dispositivos
1.3.4. Control de Energía
1.3.4.1. Fuente de Poder
1.3.4.2.Ventilador y disipador

MODULO II - LA INTERFAZ DEL BUS

2.1 Funcionamiento del Computador
2.1.1 Ciclo de Instrucción
2.1.1.1 Ciclo de Captación
2.1.1.2 Ciclo Indirecto
2.1.1.3 Ciclo de Ejecución2.1.1.4 Concepto de Interrupciones
2.2 Estructuras de Interconexión
2.2.1 Módulos elementales
2.2.2 Transferencias
2.3 Interconexión con los buses
2.3.1 Jerarquía de buses
2.3.1.1Arquitectura tradicional
2.3.1.2 Arquitectura de altas prestaciones
2.3.2 Estructura del bus
2.3.2.1 Líneas de datos
2.3.2.2 Líneas de dirección
2.3.2.3 Líneas de control
2.3.3 Elementos de diseño2.3.3.1 Tipo de buses
2.3.3.2 Métodos de arbitraje
2.3.3.3 Temporización
2.3.3.4 Anchura del bus
2.3.3.5 Tipo de transferencia
2.4 Tipos de Interfaces
2.4.1 Serial
2.4.2 Paralela
2.4.3SCSI
2.4.4 PCI
2.4.5 USB
2.4.6 FireWire
2.4.7 AGP

MODULO III - LA MEMORIA

3.1 Interna
3.1.1 Características
3.1.1.1 Ubicación
3.1.1.2 Capacidad
3.1.1.3 Unidad de Transferencia3.1.1.4 Métodos de acceso
3.1.1.5 Prestaciones
3.1.1.6 Soporte físico
3.1.2 Jerarquía de memoria
3.1.2.1 Según su función y modo de acceso ( RAM, ROM, Caché )
3.1.2.2 Según los segmentos de...