Pld's

QUE SON LOS PLD?
Los PLD son dispositivos digitales que se pueden configurar por el usuario para implementar una amplia variedad de funciones lógicas en sistemas. Estos dispositivos tienen pines de entrada,un arreglo lógico programable y pines de entrada y salida. Muchos PLD's tienen salidas programablesque incrementan su flexibilidad haciendolos útiles para una gran variedad de aplicaciones(fig. 1).

FIG 1. Diagrama a bloques de los PLD's.

ARQUITECTURA BASICA DE LOS PLD's
Las entradas del PLD entran al arreglo lógico los cuales son hechos de columnas y filas. La figura 2 muestra tal arreglo. Cada par de columnas representa la entrada negada o complementada y la misma entrada sin negar. cada fila constituye un término AND. Las conexiones lógicas se estblecen entre diferentescolumnas y filas en el arreglo para determinar cual combinación de entradas llevaran al termino AND a un nivel alto. Mas de un término AND alimenta una compuerta OR. La salida es la suma de rpoductos.

1

FIG 2. Arreglo AND-OR usado en la mayoría de los PLD.

PORQUÉ EL USO DE LOS PLD's?
La flexibilidad y programabilidad de los PLD's hacen que el diseño con ellos sea mucho más rápido quediseñar con lógica discreta. Esto es, se puede utilizar el PLD para implementar la mayoría de las funciones hechas con los cientos de dispositivos de la familia lógica "7400". Tambien cabe recalcar que se toma menos espacio sobre el circuito impreso que con los dispositivos discretos. Una vez tomada la decisión de cambiar de lógica discreta a PLD, la siguiente pregunta es: "Cuál PLD?" Los más flexiblede un PLD es,lo utilizable que es, ya que un diseñador puede implementar cualquier ecuación lógica. Hay que escoger PLD's que sean compatibles con los otros dispositivos que se estén utilizando. Hay que tomar en consideración la potencia que se requiere que se gaste, ya que hay unos que requiren menos potencia para trabajar que otros. La estabilidad es otro factor importante.

PROCESO DEDISEÑO
Un proceso tipico para diseñar con los PLD es el siguiente: 1. La lógica a ser implentada en un PLD se expresa en un archivo fuente usando un lenguaje de diseño. Estos incluyen ecuaciones booleanas, tablas de verdad y sintaxis de máquinas de estado. 2. El archivo se procesa por un compilador lógico para generar un archivo JEDEC del diseño. El compilador configura los bits en le archivo JEDEClos cuales determinan las conecciones que se harán en el arreglo lógico y configurar así las salidas. La figura 3 es una muestra de este proceso.

2

FIG 3. Proceso típico de diseño para PLD's

PRACTICAS
PRACTICA No 1 En esta práctica el alumno analizará la estructura de los archivos fuentes y la sintaxis necesaria para la implementación y diseño de los PLD's mediante el paquetecomputacional PLDshell Plus V3.0. ARCHIVOS FUENTES. En estos archivos es donde se realizará el diseño del circuito. Lo mínimo que contienen es la sección de declaración y al menos uno de las siguientes secciones de diseño: Máquinas de estado, ecuaciones o tablas de verdad. Cabe mencionar que se puede tener más de una tabla de verdad o máquinas de estado. Estos archivos tienen la extención "PDS" editándose oformándose desde un simple procesador de palabras, en donde el que más se utiliza es el EDIT del DOS. Para entrar al paquete debemos teclear PLDSHELL . Una vez hecho esto, entramos al editor con la opcion EDIT dando el nombre del archivo (con extensión PDS). En la figura 4 se muestra el cuerpo del programa para un archivo fuente. ________________________________________________________________________________ SECCION DE DECLARACION (REQUERIDA)----Debe ser la primer seccion Información de Cabecera (opcional) Declaracion del Chip y de los pines (REQUERIDA) CHIP DISEÑO_A 22V10 PIN 1 CLK PIN 2 IN1 PIN 3 OUT1 ***************************************************************************************S ECCION DE DISEÑO ---Al menos una es requerida: Máquinas de estado, ecuaciones o tabla....