Pll - Baja Frecuencia Vco

Informe cuatro: Diseño de un sintetizador de frecuencia basado en el circuito integrado PLL CD4046.

1

Diseño de un sintetizador de frecuencia basado
en el circuito integrado PLL CD4046
(Noviembre 2008)
J.G Alarcón Espítia, código: 260694. E.A Salazar Perdomo, código: 260923

Frecuencia de referencia
Abstract— the main objective of this report is to show the
process done to design aPLL – based frequency synthesizer
integer N, using the integrated circuit CD4046.
Palabras Claves— diseño, frecuencia, ganancia.

Debido a que la frecuencia máxima de funcionamiento del
circuito integrado CD4046 es de 1 MHz, las frecuencias de
salida que se escogerán para el diseño de este sintetizador
serán de algunos KHz, por lo que la frecuencia de referencia
para este diseño se escogióde 10 KHz.

I. INTRODUCTION
Comparador de fase, filtro y VCO

C

omo un ejercicio previo a la entrega final de este trabajo
de grado, se realizó el diseño y la implementación de un
sintetizador de frecuencia tipo entero N basado en el PLL
CD4046 y en los circuitos integrados contadores 7490 y 7493,
estos dos últimos se utilizaron para realizar el divisor de
frecuencias.
En el presenteinforme se encuentra el proceso llevado a cabo
para el diseño de cada una de las etapas que conforman a este
tipo de sistemas. El diseño realizado estuvo en gran parte
basado en la hoja de datos del circuito integrado CD4046
proporcionada por el fabricante.

Para la realización de estas tres etapas del sintetizador de
frecuencia (comparador de fase, filtro y VCO), se utilizará el
circuitointegrado CD4046, como se ha mencionado
anteriormente. En la figura 2 se encuentra el esquema interno
de este PLL. Como se observa en la figura, el PLL cuenta con
dos comparadores de fase, el primero basado en una
compuerta lógica XOR y el segundo basado en una
comparación directa de desfases entre la señal de referencia y
la señal del VCO. Para este diseño se utilizará el comparador 2
yun filtro pasa-bajo de primer orden. La escogencia de los
valores de C1, R1 y R2, que determinan las características del
VCO se encuentran más adelante.

II. DIAGRAMA DE BLOQUES DEL SISTEMA
El diseño del sintetizador de frecuencia al que se hace
referencia en este informe es de tipo entero N, es decir que las
frecuencias de salida son múltiplos enteros de la frecuencia de
referencia. Ademásel diseño de este sintetizador está basado
en el circuito integrado CD4046. En la figura 1 se encuentra el
diagrama de bloques del sistema.

Figura 1: Diagrama de bloques del sintetizador de frecuencia.

Figura 2: Esquema interno del circuito integrado CD4046. Tomado
de la hoja de datos proporcionada por el fabricante (National
Semiconductor).

Informe cuatro: Diseño de un sintetizadorde frecuencia basado en el circuito integrado PLL CD4046.

2

Divisor N y selección de frecuencia
El divisor N es el bloque utilizado para convertir el diseño de
un PLL en un sintetizador de frecuencia tipo entero N. Existen
diferentes formas de realizar un divisor de frecuencia, para
este caso se utilizó una configuración de contadores que será
explicada más adelante.

III.ESPECIFICACIONES DEL DISEÑO
Como especificaciones del diseño descrito a continuación, se
tienen el rango de frecuencias deseadas a la salida del sistema
y la frecuencia de referencia o los pasos deseados de
frecuencia. Los valores de estas especificaciones se
encuentran en la tabla 1.
Criterio
Frecuencia de salida
Pasos de frecuencia

Valor
30 KHz a 120 KHz
10 KHz

Tabla 1: Especificacionesdel diseño.

Figura 3: frecuencia de salida versus voltaje de alimentación del
sistema. Tomada de la hoja de datos proporcionada por el fabricante.

Antes de continuar con el diseño se escogerá como voltaje de
alimentación Vcc, 5 voltios.
La frecuencia de salida media fo y el ancho de banda del
diseño 2fl son:
fo = (fmax + fmin)/2 = 65 KHz

IV. DISEÑO DEL SINTETIZADOR DE FRECUENCIA
2fl...