Pll Funcionamiento

Phase Locked-Loop (PLL): Fundamento y aplicaciones
R. Pindado Universitat Politècnica de Catalunya Departament d’Enginyeria Electrònica
E.U.E.T.I.T. c/Colón,1 08222 Terrassa. E-mail: pindado@eel.upc.es
Resumen: La presente ponencia introduce la terminología de los circuitos de bucle de enganche de fase (Phase Locked-Loop: PLL) analógico. Presenta el cálculo de los márgenes de frecuencia entrelos que se produce la sintonía de un PLL y examina el comportamiento del mismo dentro y fuera de sintonía. El trabajo finaliza con una exposición de algunas de las principales aplicaciones de los circuitos PLL. .

1. Introducción El circuito PLL es un sistema realimentado cuyo objetivo principal consiste en la generación de una señal de salida con amplitud fija y frecuencia coincidente con la deentrada, dentro de un margen determinado. Comprende tres etapas fundamentales, véase figura 1: ● Comparador de fase (CF). Suministra una salida que depende del valor absoluto del desfase entre las señales de salida y de entrada. En algunos casos, esta etapa está constituida por un multiplicador. ● Filtro pasa-bajo (PL). Destinado a la transmisión de la componente de baja frecuencia de la salidade la etapa anterior. ● Oscilador controlado por tensión (VCO). Genera la tensión de salida, con frecuencia dependiente de la tensión de salida del filtro PL.
vi
ViM sen(ωi t+θi ) ω +θ

v d = K m ViM VoM sen (ω i t + θ i ) sen(ω o t + θ o ) = = K d [cos(ω o t - ω i t + θ o - θ i ) - cos(ω o t + ω i t + θ o + θ i )]

(1)

con, Kd = Km ViM V oM 2 ω i = 2πf i ω o = 2πf o (1a)

siendo Kd laganancia de conversión del CF (Phase comparator-conversion gain). La señal de salida comprende dos componentes con pulsaciones ωo-ωi y ωo+ωi. Cuando el PLL está fuera de sintonía (ωo≠ωi y |ωo-ωi|τ>>1) ambas se sitúan en la banda atenuada del filtro, la tensión de salida de éste es prácticamente nula y la pulsación de la señal de salida se fija en ωco. Por el contrario, si el PLL está sintonizado(ωo=ωi) una de las dos componentes anteriores es continua, es también el valor medio de tensión de salida del filtro (Vfm) y, a través del VCO modifica la frecuencia de la señal de salida2. Como Vfm depende del desfase θo-θi, la realimentación impone que, en régimen permanente las señales de salida y entrada tengan un desfase dependiente de la desviación de frecuencia ωo-ωco. 2. Márgenes de captura yde enganche 2.1.Margen de enganche. Partiendo del supuesto de que el bucle está sintonizado la salida del multiplicador es v d = K d [cos(θ o - θ i ) - cos(2ω o t + θ o + θ i )] (2)

CF

vd

PL

vf

VCO

vo
VoM sen(ωot+θ ) ω +θo

Fig.1. Diagrama de bloques de un circuito PLL

Cuando el PLL está fuera de sintonía, a frecuencia de señal de entrada muy alta o bien muy baja, latensión de salida adopta la pulsación central (ωco)1. Existe una banda de frecuencias (∆ωL margen de enganche, lock range) entre las que el PLL está en sintonía, caracterizada por ωi=ω0, y otra entre las que el circuito es capaz de sintonizar (∆ωC margen de captura, capture range). El margen de captura es siempre inferior al de enganche y ambos están centrados respecto a la pulsación central [1], verfigura 2.

Tensión que comprende dos componentes: una continua y otra con frecuencia doble a la de entrada. Admitiendo que esta última resulte suficientemente atenuada por el filtro, la tensión de salida y la pulsación de oscilación del VCO son, respectivamente: v d ≈ K d cos(θ e ) ω o ≈ ω co + K v cos(θ e )
2

Fig.2. Márgenes de captura y de enganche

(3a) (3b)

En todo el estudio seadmitirá que CF es un multiplicador; entonces su tensión de salida es,
1

fco: Frecuencia natural o de libre oscilación (Free-running frequency)

El VCO verifica la relación ωo= ωco +K0vf siendo K0 su ganancia de conversión (VCO conversión gain)

60

en las que θ e = θ o - θ i es el desfase entre las señales de entrada y de salida y K v (igual a K0 Kd [2]) es la ganancia de lazo (loop...