POLARIZACION DEL FET
Páginas: 8 (1932 palabras)
Publicado: 10 de mayo de 2013
UNIVERSIDAD CATOLICA DE SANTA MARIA
FACULTAD DE CIENCIAS E INGENIERÍAS FISICAS Y FORMALES
PROGRAMA PROFESIONAL DE INGENIERIA ELECTRONICA
PRACTICA DE LABORATORIO Nro. 3
POLARIZACION DEL FET
I.- OBJETIVOS
Verificar el funcionamiento de un JFET
Experimentar circuitos de polarización del JFET
II.- FUNDAMENTO TEORICO
En los transistores bipolares, una pequeña corriente de entrada(corriente de base) controla la corriente de salida (corriente de colector); en los casos de los FET, es un pequeño voltaje de entrada que controla la corriente de salida.
La corriente que circula en la entrada es generalmente despreciable (menos de un pico amperio). Esto es una gran ventaja, cuando la señal proviene de un dispositivo tal como un micrófono de condensador o un transductor piezoeléctrico, los cuales proporcionan corrientes insignificantes.
Los FET’s, básicamente son de dos tipos:
El transistor de efecto de campo de Juntura o JFET.
El transistor de efecto de campo con compuerta aislada o IGFET, también conocido como semiconductor de óxido de metal, MOS, o simplemente MOSFET.
EL JFET
El JFET esta constituido por una barra de silicio tipo N o canal N, introducido enuna barra o anillo de silicio tipo P tal como se muestra en la Fig. A
Los terminales del canal N son denominados “SURTIDOR” (SOURCE) y “DRENADOR” (DRAIN). El anillo forma el tercer terminal del JFET llamado COMPUERTA (GATE).
Inicialmente circula una corriente por la compuerta, pero posteriormente la corriente circula únicamente desde el surtidor al Drenador sin cruzar la juntura PN.
El controlde esta corriente se efectúa por medio de la aplicación de un voltaje de polarización inverso, aplicado entre la compuerta y el surtidor (VGS), formando un campo eléctrico el cual limita el paso de la corriente a través del canal N (Fig.B). Al aumentar el voltaje inverso, aplicado a la compuerta, aumenta el campo eléctrico, y la corriente de Surtidor a Drenador disminuye.
También se construyenJFET’s con barra de silicio tipo P y anillos de silicio tipo N, denominándose “JFET canal P”.
El voltaje aplicado entre el Drenador y el Surtidor (VDS), no debe sobrepasar el voltaje de ruptura (típicamente 50V) porque destruiría el dispositivo.
Si se aplica polarización directa a la compuerta, circulará una alta corriente por la compuerta que puede destruir el JFET si no esta limitada por unaresistencia en serie con la compuerta.
VALORES COMERCIALES PARA EL JFET
Voltaje VDS (V)
25,30,40,50
Potencia (W)
0.15,0.3,1.8,30
Para comprar un JFET se debe indicar su código.
PRUEBA DEL JFET
Se comprueba con un ohmímetro en la escala de Rx1 ó Rx10.
Entre compuerta y surtidor o compuerta y drenador debe marcar como si fuera un diodo de silicio; es decir alta resistencia en unsentido y baja en el inverso.
Entre drenador y surtidor, el valor óhmico exclusivamente del material del canal. Su valor varía entre 2K y 10K, siendo el mismo en ambos sentidos.
III.- EQUIPO Y MATERIALES
Dos fuentes de voltaje ajustables de 0 a 15 V.
Un transistor 2N3904
Un multitester digital o analógico
Un JFET K373
Un LED de color (verde, rojo o amarillo)
Resistores ½ W: de 270Ω , 470Ω,33KΩ, 4.7KΩ, 100KΩ, 1.8KΩ, 2KΩ, 1MΩ.
Potenciómetro de 10KΩ.
IV.- PROCEDIMIENTO
MEDICION DE IDSS Y VP
1º Arme el circuito mostrado en la Fig. 1A, coloque un amperímetro entre el circuito y la fuente de voltaje, encienda esta y observe tanto el amperímetro como el LED, si no pasa corriente (LED apagado), apague la fuente e invierta las conexiones del LED. (Verifique la posición delLED).
2º Arme y conecte el divisor de voltaje de la Fig. 1B y conecte el terminal central a la compuerta (retirarla previamente del nivel de referencia), gire el potenciómetro y observe la corriente, con el voltímetro mida la tensión VGS en el momento en que ID se hace cero.
Los resultados para la Fig. 1A, se muestran en la siguiente tabla:
MAGNITUD
VALOR MEDIDO
VDS
7.76V
VGS
0V
VGD...
FACULTAD DE CIENCIAS E INGENIERÍAS FISICAS Y FORMALES
PROGRAMA PROFESIONAL DE INGENIERIA ELECTRONICA
PRACTICA DE LABORATORIO Nro. 3
POLARIZACION DEL FET
I.- OBJETIVOS
Verificar el funcionamiento de un JFET
Experimentar circuitos de polarización del JFET
II.- FUNDAMENTO TEORICO
En los transistores bipolares, una pequeña corriente de entrada(corriente de base) controla la corriente de salida (corriente de colector); en los casos de los FET, es un pequeño voltaje de entrada que controla la corriente de salida.
La corriente que circula en la entrada es generalmente despreciable (menos de un pico amperio). Esto es una gran ventaja, cuando la señal proviene de un dispositivo tal como un micrófono de condensador o un transductor piezoeléctrico, los cuales proporcionan corrientes insignificantes.
Los FET’s, básicamente son de dos tipos:
El transistor de efecto de campo de Juntura o JFET.
El transistor de efecto de campo con compuerta aislada o IGFET, también conocido como semiconductor de óxido de metal, MOS, o simplemente MOSFET.
EL JFET
El JFET esta constituido por una barra de silicio tipo N o canal N, introducido enuna barra o anillo de silicio tipo P tal como se muestra en la Fig. A
Los terminales del canal N son denominados “SURTIDOR” (SOURCE) y “DRENADOR” (DRAIN). El anillo forma el tercer terminal del JFET llamado COMPUERTA (GATE).
Inicialmente circula una corriente por la compuerta, pero posteriormente la corriente circula únicamente desde el surtidor al Drenador sin cruzar la juntura PN.
El controlde esta corriente se efectúa por medio de la aplicación de un voltaje de polarización inverso, aplicado entre la compuerta y el surtidor (VGS), formando un campo eléctrico el cual limita el paso de la corriente a través del canal N (Fig.B). Al aumentar el voltaje inverso, aplicado a la compuerta, aumenta el campo eléctrico, y la corriente de Surtidor a Drenador disminuye.
También se construyenJFET’s con barra de silicio tipo P y anillos de silicio tipo N, denominándose “JFET canal P”.
El voltaje aplicado entre el Drenador y el Surtidor (VDS), no debe sobrepasar el voltaje de ruptura (típicamente 50V) porque destruiría el dispositivo.
Si se aplica polarización directa a la compuerta, circulará una alta corriente por la compuerta que puede destruir el JFET si no esta limitada por unaresistencia en serie con la compuerta.
VALORES COMERCIALES PARA EL JFET
Voltaje VDS (V)
25,30,40,50
Potencia (W)
0.15,0.3,1.8,30
Para comprar un JFET se debe indicar su código.
PRUEBA DEL JFET
Se comprueba con un ohmímetro en la escala de Rx1 ó Rx10.
Entre compuerta y surtidor o compuerta y drenador debe marcar como si fuera un diodo de silicio; es decir alta resistencia en unsentido y baja en el inverso.
Entre drenador y surtidor, el valor óhmico exclusivamente del material del canal. Su valor varía entre 2K y 10K, siendo el mismo en ambos sentidos.
III.- EQUIPO Y MATERIALES
Dos fuentes de voltaje ajustables de 0 a 15 V.
Un transistor 2N3904
Un multitester digital o analógico
Un JFET K373
Un LED de color (verde, rojo o amarillo)
Resistores ½ W: de 270Ω , 470Ω,33KΩ, 4.7KΩ, 100KΩ, 1.8KΩ, 2KΩ, 1MΩ.
Potenciómetro de 10KΩ.
IV.- PROCEDIMIENTO
MEDICION DE IDSS Y VP
1º Arme el circuito mostrado en la Fig. 1A, coloque un amperímetro entre el circuito y la fuente de voltaje, encienda esta y observe tanto el amperímetro como el LED, si no pasa corriente (LED apagado), apague la fuente e invierta las conexiones del LED. (Verifique la posición delLED).
2º Arme y conecte el divisor de voltaje de la Fig. 1B y conecte el terminal central a la compuerta (retirarla previamente del nivel de referencia), gire el potenciómetro y observe la corriente, con el voltímetro mida la tensión VGS en el momento en que ID se hace cero.
Los resultados para la Fig. 1A, se muestran en la siguiente tabla:
MAGNITUD
VALOR MEDIDO
VDS
7.76V
VGS
0V
VGD...
Leer documento completo
Regístrate para leer el documento completo.