POWER PC

ARQUITECTURA DE
COMPUTADORES

POWER PC
Antonio del Amo Ruiz

Indice
1. Introducción
2. Tecnología RISC
3. Arquitectura de la CPU Power PC
4. Modelos del Power PC
5. Comparación entre Power PC, Pentium y AMD

1. Introducción
Apple, IBM y Motorola se unen para crear un
nuevo procesador RISC, el PowerPC.
El PowerPC se crea a partir del procesador
Power, también RISC, desarrollado por IBM.
PowerPC =rendimiento optimizado del chip
mediante tecnología RISC.
La tecnología CISC llega a sus límites y se
pronostica que en un futuro toda la tecnología
será RISC.

2. Tecnología RISC
Tiempo de ejecución es: ET = NI*CPI*CT
En la tecnología RISC se pretende minimizar el
número de ciclos por instrucción (CPI) para
reducir el tiempo de ejecución.
Todos los comandos RISC son del mismo
tamaño, por tanto,el proceso de ejecución es el
mismo.
Instrucciones sencillas ⇒ No necesita ROM de
decodificación ⇒ Circuitería más sencilla.

3. Arquitectura de
la CPU Power PC

Diagrama
de
Bloques
- Procesador de decisiones
- Unidad de enteros
- Unidad de punto flotante
- Unidad de gestion de
memoria (MMU)
- Memoria caché

Procesador de decisiones
Determina como manejar la instrucción de
divergencia (dedecisión)
* Registro de condición (CR): banco de
flags las para divergencias condicionales
* Registro de link o de subrutina (LR):
contiene dirección de salto o de retorno de la
divergencia
* Registro de cuenta (CTR): se usa para
divergencias iterativas o indirectas

Unidad de enteros
Realiza operaciones aritméticas, lógicas y de
campos de bits sobre enteros
Contiene 32 registros GPR (archivos deregistros de uso general) y un registro XER
(registro de interrupción de enteros)
La IU se ocupa de todos los cálculos de
direcciones para las distintas unidades de
ejecución.

Unidad de punto flotante
Contiene el archivo FPR (registros de coma
flotante) y el FPSCR (registro de estado y
control)
Los 32 registros tienen 64 bits cada uno y todos
ellos soportan operaciones en precisión simple
y dobleUnidad de gestión de memoria(MMU)
Se encarga de la traducción de direcciones
lógicas a físicas, de la gestión de los niveles de
privilegio en los accesos, de la protección de la
memoria y de la paginación de la memoria
virtual
Puede direccionar hasta 4Gbytes de memoria
física y hasta 4 Pbytes de memoria virtual con
tamaño de página de 4 Kb y tamaño de
segmento de 256 Mb

Unidad de memoria
- Estaunidad “amortigua” las transferencias
de datos entre la memoria y la caché
Contiene:
Cola de escritura
de 3 entradas.
Cola de lectura
de 2 entradas
Cada una de estas entradas es capaz de acoger 8
palabras consecutivas (un sector cache)

Memoria caché
Caché de 32 Kbytes
Datos y código separados
Tiene 8 páginas con 64
líneas cada una.
4 bits de estado, varios de
control de sustitución y un
tag(etiquetador) de
direcciones.

4. Modelos del Power PC
PowerPC G3
* PowerPC 601, ordenadores de escritorio,
transistores de 0.6 µ, 3 unidades de procesamiento.

* PowerPC 603, ordenadores portátiles,
transistores de 0.5 µ, 2 caches independientes.

* PowerPC 604, servidores y estaciones de
trabajo, transistores de 0.5 µ, 4 unidades de procesamiento,
predicción dinámica de salto y especulación entresaltos.

* PowerPC 615, incluye circuitos emuladores de
µprocesadores x86

* PowerPC 620, estaciones de trabajo,
arquitectura de 64 bits

El PowerPC G4
• Diseñado por Apple, Motorola e IBM, fue el primer
microprocesador que proporcionaba un rendimiento sostenido de
más de un gigaflop, ahora viene con un rendimiento máximo
teórico de 5,3 gigaflops.
• El sistema de sobremesa PowerPC G4 con dobleprocesador a
800 MHz, alcanzan velocidades de hasta 11,8 gigaflops, y los
nuevos sistemas de escritorio Power Mac G4 con doble procesador
PowerPC G4 a 1 GHz alcanza velocidades de 15 gigaflops.

El Velocity Engine procesa datos en bloques de 128 bits
Se han añadido otras 162 instrucciones nuevas para acelerar
los cálculos.

El PowerPC G4 puede llevar a cabo 4 (a veces 8) cálculos
de punto flotante de 32...