PRACTICA 1
Páginas: 5 (1082 palabras)
Publicado: 8 de septiembre de 2013
Universidad Nacional Autónoma de México.
Facultad de Estudios Superiores Cuautitlán.
Ingeniería Mecánica Eléctrica.
Área: Eléctrica Electrónica.
Laboratorio de Control Digital.
Práctica 1: Muestreadores y Retenedores.
Grupo: 2801-B.
Nombre: Orlando Edmar Carrera Cabrera.
Cuenta: 41000577-4.
Profesor: Leopoldo Martín del Campo Ramírez.
Semestre 2013-II.
Fecha derealización: 25 de Febrero de 2013.
Fecha de entrega: 4 de Marzo de 2013.
Práctica 1
Muestreadores y Retenedores.
Objetivos:
El alumno implementará un dispositivo de muestreo y un dispositivo de retención para comprobar 2 de los procesos empleados en la discretización de señales analógicas.
El alumno analizará las variaciones que se producen en ambos procesos al cambiar los parámetrosdel sistema para diferentes señales de entrada.
Introducción.
En el mundo, los fenómenos de la naturaleza pueden representarse mediante señales analógicas, pero los sistemas digitales no pueden procesar señales analógicas. Para convertir una señal c-c (continua en el tiempo y en amplitud) a una señal d-d (discreta en tiempo y amplitud) se requieren algunos pasos:
Muestreo: Es tomarmuestras de una señal c-c en algunos instantes de tiempo. Como resultado se tiene una señal d-c (discreta en tiempo, continua en amplitud). El proceso se lleva a cabo al “multiplicar” un tren de impulsos unitario por una señal analógica.
Retención: Los circuitos retenedores se encargan de proporcionar una señal constante a los cuantizadores. Esto es necesario, pues la velocidad de conversión de uncuantizador es limitada. Como resultado se obtiene una señal c-c, pero con características distintas a la señal original.
Cuantizacion: Es la discretización de la amplitud de una señal, generando una señal d-d.
Una vez obtenida la señal d-d, esta se somete a un tratamiento digital, lo cual nos permitirá controlar un sistema físico.
Material y Equipo.
1 C.I. LM555
1 C.I. UA741
1C.I. CD4016 (CMOS) Interruptor Bidireccional.
1 C.I. CD4069 (CMOS) Inversor Lógico.
2 Resistencias de 0.1 kΩ a ½ W.
1 Resistencia de 0.27 kΩ a ½ W.
1 Resistencia de 2.2 kΩ a ½ W.
1 Potenciómetro de 50 kΩ.
1 Capacitor de 1 nF.
1 Capacitor de 22 nF.
1 Capacitor de 0.1 µF.
2 Capacitores de 100 μF electrolíticos.
1 Fuente Bipolar.
1 Generador de funciones.
1 Multímetro
1 Osciloscopio.Desarrollo.
1. Implemente el circuito de la figura 1.4, el cual realiza la operación de muestreo sobre la señal Ve(t) y genera una señal muestreada Ve*(t), este circuito consta de las siguientes partes:
Generador de pulsos de muestreo en configuración astable.
Inversor lógico.
Interruptor analógico (interruptor bidireccional) controlado por pulsos.
2. Implemente el sistema y pruébelo porpartes, verificando el correcto funcionamiento de cada una de ellas.
Generador de pulsos de muestreo. (Terminal 3 del LM555)
Inversor lógico. (Terminal 2 del CD4069)
Interruptor analógico (interruptor bidireccional) controlado por pulsos. (Terminal 2 del CD4016)
3. Compruebe y analice el proceso de muestreo para diferentes señales de entrada, comenzando con una señal de tipo senoidal Ve(t) de1 KHz. y una amplitud pico a pico de 5 V.
4. Mida el rango de frecuencias de muestreo mínimo y máximo de la señal de salida del generador de pulsos variando el potenciómetro P1.
5. Varíe la frecuencia de la señal senoidal a un valor en el rango de 30KHz a 50KHz y observe el comportamiento simultáneo de las señales de entrada Ve(t) y de salida Ve*(t), ajuste el valor de frecuencia paraobtener un proceso de muestreo equivalente.(Aliasing o Señal de salida que no es muestreada adecuadamente debido a que no se toman las muestras necesarias para representarla).
6. Grafique las señales para cada punto y anote los rangos de funcionamiento de cada una de las etapas, es muy importante llegar a una conclusión práctica de porque con este tipo de circuito no se puede llegar a muestrear...
Facultad de Estudios Superiores Cuautitlán.
Ingeniería Mecánica Eléctrica.
Área: Eléctrica Electrónica.
Laboratorio de Control Digital.
Práctica 1: Muestreadores y Retenedores.
Grupo: 2801-B.
Nombre: Orlando Edmar Carrera Cabrera.
Cuenta: 41000577-4.
Profesor: Leopoldo Martín del Campo Ramírez.
Semestre 2013-II.
Fecha derealización: 25 de Febrero de 2013.
Fecha de entrega: 4 de Marzo de 2013.
Práctica 1
Muestreadores y Retenedores.
Objetivos:
El alumno implementará un dispositivo de muestreo y un dispositivo de retención para comprobar 2 de los procesos empleados en la discretización de señales analógicas.
El alumno analizará las variaciones que se producen en ambos procesos al cambiar los parámetrosdel sistema para diferentes señales de entrada.
Introducción.
En el mundo, los fenómenos de la naturaleza pueden representarse mediante señales analógicas, pero los sistemas digitales no pueden procesar señales analógicas. Para convertir una señal c-c (continua en el tiempo y en amplitud) a una señal d-d (discreta en tiempo y amplitud) se requieren algunos pasos:
Muestreo: Es tomarmuestras de una señal c-c en algunos instantes de tiempo. Como resultado se tiene una señal d-c (discreta en tiempo, continua en amplitud). El proceso se lleva a cabo al “multiplicar” un tren de impulsos unitario por una señal analógica.
Retención: Los circuitos retenedores se encargan de proporcionar una señal constante a los cuantizadores. Esto es necesario, pues la velocidad de conversión de uncuantizador es limitada. Como resultado se obtiene una señal c-c, pero con características distintas a la señal original.
Cuantizacion: Es la discretización de la amplitud de una señal, generando una señal d-d.
Una vez obtenida la señal d-d, esta se somete a un tratamiento digital, lo cual nos permitirá controlar un sistema físico.
Material y Equipo.
1 C.I. LM555
1 C.I. UA741
1C.I. CD4016 (CMOS) Interruptor Bidireccional.
1 C.I. CD4069 (CMOS) Inversor Lógico.
2 Resistencias de 0.1 kΩ a ½ W.
1 Resistencia de 0.27 kΩ a ½ W.
1 Resistencia de 2.2 kΩ a ½ W.
1 Potenciómetro de 50 kΩ.
1 Capacitor de 1 nF.
1 Capacitor de 22 nF.
1 Capacitor de 0.1 µF.
2 Capacitores de 100 μF electrolíticos.
1 Fuente Bipolar.
1 Generador de funciones.
1 Multímetro
1 Osciloscopio.Desarrollo.
1. Implemente el circuito de la figura 1.4, el cual realiza la operación de muestreo sobre la señal Ve(t) y genera una señal muestreada Ve*(t), este circuito consta de las siguientes partes:
Generador de pulsos de muestreo en configuración astable.
Inversor lógico.
Interruptor analógico (interruptor bidireccional) controlado por pulsos.
2. Implemente el sistema y pruébelo porpartes, verificando el correcto funcionamiento de cada una de ellas.
Generador de pulsos de muestreo. (Terminal 3 del LM555)
Inversor lógico. (Terminal 2 del CD4069)
Interruptor analógico (interruptor bidireccional) controlado por pulsos. (Terminal 2 del CD4016)
3. Compruebe y analice el proceso de muestreo para diferentes señales de entrada, comenzando con una señal de tipo senoidal Ve(t) de1 KHz. y una amplitud pico a pico de 5 V.
4. Mida el rango de frecuencias de muestreo mínimo y máximo de la señal de salida del generador de pulsos variando el potenciómetro P1.
5. Varíe la frecuencia de la señal senoidal a un valor en el rango de 30KHz a 50KHz y observe el comportamiento simultáneo de las señales de entrada Ve(t) y de salida Ve*(t), ajuste el valor de frecuencia paraobtener un proceso de muestreo equivalente.(Aliasing o Señal de salida que no es muestreada adecuadamente debido a que no se toman las muestras necesarias para representarla).
6. Grafique las señales para cada punto y anote los rangos de funcionamiento de cada una de las etapas, es muy importante llegar a una conclusión práctica de porque con este tipo de circuito no se puede llegar a muestrear...
Leer documento completo
Regístrate para leer el documento completo.