Practica De Generador De Paridad

DATOS IDENTIFICACIÓN DE LA PRÁCTICA
Carrera: Materia: Unidad: No. de Práctica: Profesor: Alumno: Semestre: 4º Grupo:
4.

Tgo. en Informática y Computación Electrónica Digital II
CircuitosDigitales Combinatorios De Mediana Escala de Integración

Academia: Clave: Tema:

Sistemas Digitales 215B02

Plantel: Revisión:

Colomos A

4

Nombre de la práctica:

4.1.1 El generador deparidad 4.1.2 El verificador de paridad Generador-Verificador de paridad

Erika Lorenzana Chávez Registro: AGO – DIC 2012 Fecha:
11100275

Monserrat Elizabeth Guerrero García G2 Período:

21-09-121. OBJETIVO Conocer el funcionamiento de los dispositivos para el manejo de errores. Diseñar un circuito que genere y verifique la información que se mande en bits. 2. RESUMEN Escribir ladefinición de paridad y verificador de paridad. Explicar el funcionamiento de los dispositivos generadores y verificadores de paridad .

Paridad: Es la relación a los códigos binarios de acuerdo al número de“unos”, puede ser par o impar y es un bit extra. Paridad par: es un caso de CRS donde el bit degenera por x+1 para que sean pares El bit de paridad será un 0 si el número total de 1 a transmitir espar. Paridad impar: el bit de paridad será un 1 si el número total de 1 es impar. Normalmente el bit de paridad se añade a la izquierda del carácter original. Bit de paridad: es un dígito binario quese agrega el código binario, sin tener Valor y depende del tipo de paridad indica si el número de bits con un valor de 1 en un conjunto de bits es par o impar. Los bits de paridad: es el método quedetecta de los errores más simples. El generador de paridad: es un sistema combi nacional que permite generar el bit de paridad una palabra de código. La información se transmite y el comprobador deparidad recepciona la información con el fin de validarla.
Manual de Prácticas Electrónica Digital II

2.1 Bibliografia Fisica

Sistemas digitales, principios y aplicaciones. Toccy Ronald J....