practica digitales
Páginas: 2 (367 palabras)
Publicado: 2 de agosto de 2014
PRACTICA: IMPLEMENTAR UN CIRCUITO Sumador binario completo de 6 bits UTILIZANDO PLD’s
A partir del circuito sumador de dos números de un bit, implementar un sumador de con un número mayor debits.
Si cada par de sumandos binarios puede producir un bit de acarreo, también debe tener la capacidad de reconocer cuando viene un bit de acarreo del sumador de nivel inferior (digamos cuando en elsistema decimal hay un "llevo" debido a la suma de las unidades y hay que pasarla a las decenas)
Para lograr este propósito se implementa el siguiente circuito con su tabla de verdad
El circuitoanterior es un poco complicado de graficar así que se puede reemplazar por una caja negra con tres entradas y dos salidas (ver la tabla de verdad)
El sumador binario completo de n bits se basa en elsumador binario completo de 1 bit. Su gráfico a continuación
El sumador completo de 4 bits es una concatenación de 4 sumadores binarios completos de 1 bit, como se muestra en el gráfico inferior. Laconcatenación se realiza a través de los terminales de acarreo saliente (Cin) y acarreo entrante (Cout)
EJEMPLO: Un sumador de 4 bits: (n=4)
El sumador que se muestra suma dos número binariosde 4 bits cada uno.
A = A3A2A1A0 y B = B3B2B1B0,
Entonces la suma será S = Cout3 S3S2S1S0
El bit menos significativo en los dos sumandos A y B es Ao y Bo y el bit más significativo es A3 y B3.
Lasuma se inicia en el sumador completo 0 (el inferior) con las suma de Ao y Bo, si esta suma tuviese acarreo (Cout=1) este pasaría al sumador 1, y así sucesivamente hasta llegar al sumador 3 en laparte superior del gráfico.
Si el sumador superior tiene acarreo ("1"), éste se refleja en la suma al lado izquierdo de la sumatoria final.
El acarreo entrante inferior no se conecta.
Con loanteriormente mencionado se PIDE implementar:
A. Un SUMADOR DE "6" BITS. Usando compuertas lógicas y un C.I. PLD: GAL22V10
B. Un SUMADOR/RESTADOR DE 5. Usando compuertas lógicas y un C.I. PLD:...
A partir del circuito sumador de dos números de un bit, implementar un sumador de con un número mayor debits.
Si cada par de sumandos binarios puede producir un bit de acarreo, también debe tener la capacidad de reconocer cuando viene un bit de acarreo del sumador de nivel inferior (digamos cuando en elsistema decimal hay un "llevo" debido a la suma de las unidades y hay que pasarla a las decenas)
Para lograr este propósito se implementa el siguiente circuito con su tabla de verdad
El circuitoanterior es un poco complicado de graficar así que se puede reemplazar por una caja negra con tres entradas y dos salidas (ver la tabla de verdad)
El sumador binario completo de n bits se basa en elsumador binario completo de 1 bit. Su gráfico a continuación
El sumador completo de 4 bits es una concatenación de 4 sumadores binarios completos de 1 bit, como se muestra en el gráfico inferior. Laconcatenación se realiza a través de los terminales de acarreo saliente (Cin) y acarreo entrante (Cout)
EJEMPLO: Un sumador de 4 bits: (n=4)
El sumador que se muestra suma dos número binariosde 4 bits cada uno.
A = A3A2A1A0 y B = B3B2B1B0,
Entonces la suma será S = Cout3 S3S2S1S0
El bit menos significativo en los dos sumandos A y B es Ao y Bo y el bit más significativo es A3 y B3.
Lasuma se inicia en el sumador completo 0 (el inferior) con las suma de Ao y Bo, si esta suma tuviese acarreo (Cout=1) este pasaría al sumador 1, y así sucesivamente hasta llegar al sumador 3 en laparte superior del gráfico.
Si el sumador superior tiene acarreo ("1"), éste se refleja en la suma al lado izquierdo de la sumatoria final.
El acarreo entrante inferior no se conecta.
Con loanteriormente mencionado se PIDE implementar:
A. Un SUMADOR DE "6" BITS. Usando compuertas lógicas y un C.I. PLD: GAL22V10
B. Un SUMADOR/RESTADOR DE 5. Usando compuertas lógicas y un C.I. PLD:...
Leer documento completo
Regístrate para leer el documento completo.