Practica5 SDI

Laboratorio de sistemas Digitales I

LAB - 5

Escuela Técnica Superior de Ingeniería (ICAI)
Departamento de Electrónica y Automática

Lab-5: Circuitos aritméticos. Sumador de 5 bits.
OBJETIVOS
Elpropósito de esta práctica es:
-

Comprender el funcionamiento de un sumador.
Usar los bucles for … generate para instanciar componentes en VHDL.

MATERIAL
-

Ordenador personal con Quartus II yModelSim.
Tarjeta de desarrollo de lógica programable.

DURACIÓN
1 sesión.

TRABAJO PREVIO E INFORMACIÓN DE CONSULTA
En esta sesión se harán como ejercicios previos:
- Obtener las ecuaciones lógicas delsumador de 1 bit a partir de la tabla 5.1 de los
apuntes (página 86).
- Diseño en VHDL de los bloques necesarios para la práctica.
- Lectura previa de las notas de clase y tutorial de VHDL.
- Lectura delmanual de la tarjeta de lógica programable DE1 (disponible en la página
web de la asignatura).

TRABAJO POSTERIOR Y ENTREGA DE RESULTADOS
Después del desarrollo de la práctica se debe entregar uninforme de resultados (véase guía
de informe) y el trabajo desarrollado en el laboratorio en soporte informático que contenga
el proyecto completo. Debe incluir:
1. Descripción del experimento y los pasosseguidos (tablas de verdad, expresiones
lógicas, K-maps).
2. Esquemas del circuito, código VHDL y su explicación.
3. Simulaciones y su explicación.
4. Resultados y conclusiones.
1

Laboratorio desistemas Digitales I

LAB - 5

INTRODUCCIÓN
En esta práctica se va a diseñar un circuito para sumar números de 5 bits. También se usará
el bloque BinA7Seg diseñado en la práctica anterior.
El diagrama debloques del circuito a diseñar es el siguiente:

Ilustración 1: Diagrama de bloques del circuito.

DESARROLLO PRÁCTICO
Para desarrollar esta práctica, organice en QuartusII un proyecto con el nombrePractica5.
El diagrama general de bloques de la práctica estará compuesto por dos decodificadores de
7 segmentos BinA7Seg y el bloque Sumador5Bits, además de 10 interruptores (SW9-SW0) y
2 displays...