Practicas DSP

REVISION 1/1

Página 1 de -

MANUAL DE PROCEDEMIENTOS DE PRÁCTICAS
LABORATORIO
CARRERA
SEDE

Procesamiento Digital de señales
Ingeniería Electronica
Quito

1. DATOS INFORMATIVOS
a. MATERIA / CÁTEDRA RELACIONADA: Procesamiento Digital de señales
b. No. DE PRÁCTICA: 1
c. NÚMERO DE ESTUDIANTES POR MÓDULO: 3
d. NOMBRE INSTRUCTOR:
e. TIEMPO ESTIMADO: 2 horas

2. DATOS DE LA PRÁCTICA
a. TEMA:Muestreador Retenedor
b. OBJETIVO GENERAL:
Implementar un muestreado y retenedor, que permita comprender la
diferencia entre una señal analógica con infinitas muestras y una señal
digital con un numero de muestras finito.
c. OBJETIVOS ESPECIFICOS
Observar la forma de onda de la señal que se obtiene al pasar por un
muestreador retenendor a diferentes frecuencias de muestreo
Observar el espectro defrecuencia de la señal muestreada a distintas
frecuencias.

Elaborado por:
Ing. Luis Oñate

Revisado por:

Aprobado por:

Fecha de Elaboración
01-10-2013

Fecha de Revisión

Número de Resolución Consejo de
Carrera:

Página 1 de -

REVISION 1/1

MANUAL DE PROCEDEMIENTOS DE PRÁCTICAS
LABORATORIO
CARRERA
SEDE

Procesamiento Digital de señales
Ingeniería Electronica
Quito

d. MARCO TEÓRICO
Las señalesanalógicas tienen un número infinito de muestras, los
procesadores sean estos computadoras personales, microcontroladores,
FPGA, no pueden procesar una señal con un número infinito de muestras
debido a que se necesitaría una memoria infinita para almacenar todas las
muestras y lso cálculos requerirían una fuente de energía muy grande.
EL muestreo resuelve este problema tomando un número de muestras
finitode una señal analógica que tiene un número infinito de muestras en
un intervalo de tiempo fijo, el intervalo de muestreo o periodo de muestreo
se denota como Ts ( time of sampling)
X(T)

0

T

2T

3T

4T

5T

6T

7T

8T

Nt

Cada muestra de la señal debe mantener su nivel durante un intervalo T de
muestreo para que el conversor analógico digital (ADC) pueda tomar el
valor de la muestra yconvertirlo en un valor digital. Este proceso se conoce
como muestro retención (simple & hold).

Elaborado por:
Ing. Luis Oñate

Revisado por:

Aprobado por:

Fecha de Elaboración
01-10-2013

Fecha de Revisión

Número de Resolución Consejo de
Carrera:

Página 1 de -

REVISION 1/1

MANUAL DE PROCEDEMIENTOS DE PRÁCTICAS
LABORATORIO
CARRERA
SEDE

Procesamiento Digital de señales
Ingeniería ElectronicaQuito

x(t)

0

T

2T

3T

4T

5T

6T

7T

8T

nT

En la presente práctica se implementa un muestreador-retenedor, basado
en el trnasitor JFET canal N (BS170), el cual e sutilizado como un
conmutador, al recibir una señal cuadrada en la compuerta G, si el valor del
pulso es 1 lógico dejara pasar la señal que ingresa por el drenaje D, caso
contrario no existirá señal en el source, para lograr mantenerel nivel de la
señal se utiliza un capacitor en este caso de 0.1 uF, con el cual se mantiene
el nivel de voltaje hasta que el JFET permite el ingreso de otro valor de la
señal análoga muestreada, la resitencia de 10 kiloohms es utilizada para
proteger el amplificador operacional de la corriente de la señal
muestreada, se ha utilizado un circuito seguidor de tensión con
amplificador operacional(TL081) con esto se asegura que la señal
muestreada pueda ser observada mediante un osciloscopio en la resitencia
de 10 kiloohms.

Elaborado por:
Ing. Luis Oñate

Revisado por:

Aprobado por:

Fecha de Elaboración
01-10-2013

Fecha de Revisión

Número de Resolución Consejo de
Carrera:

Página 1 de -

REVISION 1/1

MANUAL DE PROCEDEMIENTOS DE PRÁCTICAS
LABORATORIO
CARRERA
SEDE

Procesamiento Digitalde señales
Ingeniería Electronica
Quito

e. MARCO PROCEDIMENTAL
1. Implementar en protoboard el siguiente circuito, la señal de entrada es
Vin = 5 sen(2π1000t).
VCC
15V

7

Q1
BS170

R1

1

5

10kΩ
C1
0.1µF

V1
5 Vpk
1kHz
0°

V2

U1

3
6
2

4

TL081ACD

10V -10V
20kHz
VEE
-15V

2. Observar la señal de entrada V1 y la señal de salida Vo en el canal 1 y el canal 2 del
osciloscopio respectivamente...