programación en max plussII

CUARTO LABORATORIO DE SISTEMAS DIGITALES I
EE 635M (30/5/14)
1) Implementar Latches S-R y D usando entrada de habilitación, con las condiciones
siguientes:
a) Usando puertas nor.
b) Usandopuertas nand
Se pide realizar la comprobación teórica y experimental, usando protoboard y
lo necesario, de su funcionamiento.
2) Diseñar un circuito secuencial síncrono (máquina de estados finitosMealy),
utilizando el lenguaje de descripción de hardware VHDL de la herramienta de
diseño digital Max-Plus II de Altera, tal que acepte una señal de entrada X, y
muestre una señal de salida Z. La señalZ va a ser siempre “0”, a menos que la
entrada X sea “0” y siguiendo a una secuencia de exactamente dos entradas
consecutivas iguales a “0”, seguida de una entrada “1”.
Ejemplo:

X =0,0,1,0,0,1,0,0,0,1,0,….
Z = 0,0,0,1,0,0,1,0,0,0,0,….

Considerar que la duración del ciclo de reloj es de 100 ns, para la simulación.
Presentar para el Informe Previo: Para cada grupo de Laboratorio,establecer la definición
de los estados del circuito secuencial, realizar los correspondientes diagramas de estado.
Para cada grupo de Laboratorio, dar la especificación final en lenguaje VHDL delcircuito secuencial síncrono, utilizando 2 procesos.
Para cada grupo de Laboratorio, dar la especificación final en lenguaje VHDL del
circuito secuencial síncrono como máquina de Moore, utilizando 2procesos.
Para cada grupo de Laboratorio, realizar la simulación de tiempos del circuito
secuencial diseñado, para ambos casos. Seleccionar el dispositivo EPM7128SLC84
para la simulación.
¿Cuál es lafrecuencia máxima de operación del circuito secuencial?
Para cada grupo de Laboratorio, adjuntar los archivos vhd, scf, resultado del diseño
del circuito secuencial solicitado.
3) Utilizando el74LS323, Universal Shift Storage register, 8 leds, protoboard y la
lógica adicional que necesite, diseñar un circuito secuencial síncrono que sea
capaz de cargar un único ‘1’ en el msb desplazarlo a...