proyectos

Introducción al VHDL

Ing. Arturo Miguel de Priego
amigueldepriego@yahoo.com
Parte de este material está basado en
presentaciones de Altera, de cursos que
preparé en la PUCP, y de fuentes en Internet.

¿Qué significa VHDL?
VHDL = VHSIC + HDL.
VHSIC = Very High Speed Integrated Circuit
Circuitos Integrados de Muy Alta Velocidad
HDL = Hardware Description Language
Lenguaje deDescripción de Hardware

VHDL es un lenguaje textual de alto nivel que
se utiliza para la descripción del hardware de los
sistemas digitales.
Las herramientas CAD toman descripciones VHDL
para simular, sintetizar y verificar circuitos digitales.

¿Qué es VHDL?
• VHDL es un lenguaje estándar que se emplea para la
documentación, simulación, síntesis y verificación de
sistemas digitales.
• Loslenguajes de descripción de hardware, como el
VHDL, facilitan la descripción de circuitos integrados
digitales complejos.

¿Por qué VHDL?
• Lenguaje estándar.
• Soporte de las principales compañías proveedoras de
herramientas CAD y EDA.
• Flexibilidad de implementación en circuitos integrados:
código VHDL es portable entre herramientas, aunque
normalmente es necesario hacer ajustes segúnel
dispositivo o la tecnología.
• Es un lenguaje popular cuyo número de usuarios sigue
aumentando.
• Ventajas
– Proceso de desarrollo más confiable y automatizado
– Reducción de costo y tiempo de salida al mercado

VHDL: Orígenes y evolución
• Desarrollado en los comienzos de los 80’s como un
método para la descripción de sistemas electrónicos para
el Departamento de Defensa de EE.UU.Su sintáxis es
similar al lenguaje de programación Ada.
• Fue estandarizado en 1987, bajo la norma IEEE 1076. En
1993 salió una revisión con algunas nuevas capacidades,
manteniendo la compatibilidad con la norma original.
• Es utilizado ampliamente en la industria y academia, sin
embargo, otros lenguajes como SystemC y SystemVerilog
están ganando mayor atención y popularidad.

¿Para quésirve VHDL?
• Comienzos de los 90’s : diseño de ASICs complejos,
empleando herramientas de síntesis.
• Mediados de los 90’s: diseño con lógica programable.
• Se utiliza en la documentación así como en la simulación
del sistema, y además se emplea para sintetizar la parte
hardware del sistema digital.
• Actualmente se emplea en el modelamiento de todo el
sistema digital (hardware ysoftware.)
• Las herramientas de síntesis permiten implementar los
circuitos sobre ASICs y FPLDs.

Limitaciones de VHDL
• No permite describir sistemas analógicos. Sin embargo,
ya se están desarrollando versiones análogas y mixtas.
• No existe un estilo de descripción normalizado. Para
síntesis se requiere ajustar los estilos disponibles a la
capacidad de las herramientas CAD.
• Es posiblesintetizar lógica solo de un subconjunto del
lenguaje. Las herramientas de síntesis no soportan los
mismos subconjuntos, y existen a veces diferencias al
mudar de herramientas.

Conceptos Fundamentales
• CONCURRENCIA => Actividades concurrentes son sucesos que
ocurren en paralelo. En el hardware los eventos suelen disparar
varios procesos al mismo tiempo. Modela la activación de los
bloquesde un sistema digital, donde las señales se presentan sobre
las entradas de los bloques y producen resultados en las salidas
• ESTRUCTURA=> Ordenamiento de bloques en una jerarquía.
Cada bloque se puede describir en estilo RTL, comportamental o
mixto.
• SECUENCIA => Las sentencias secuenciales se ejecutan una
después de otra, como en lenguajes de software con un solo
microprocesador.
•TIEMPO => VHDL permite modelar el concepto de tiempo.
Simulación dirigida por eventos. Un evento es producido por un
cambio en una señal en un determinado tiempo de simulación. La
respuesta de un modelo a un evento puede provocar nuevos
eventos.

Niveles de Abstracción
• La abstracción define cuanto detalle debe ser descrito acerca del
diseño.
• Existen cuatro niveles principales de...