Prueba

Práctica final de VHDL
Comunicación serie asíncrona
DATSI, Tecnología de Computadores
21 de octubre de 2007

ÍNDICE
ÍNDICE............................................................................................................................. 2
1. OBJETIVOS............................................................................................................. 3
2. FICHEROSNECESARIOS ..................................................................................... 3
3. MATERIAL A ENTREGAR ................................................................................... 3
4. DESCRIPCIÓN DEL PROBLEMA ........................................................................ 4
4.1.
Universal Asynchronous Receiver/Transmiter (UART). .................................4
4.2.
Transmisión de los datos. ................................................................................. 4
4.3.
Emisor............................................................................................................... 5
4.3.1. El proceso de Lectura. .................................................................................... 8
4.3.2. Protocolo de las señalesRTS/CTS. ................................................................ 9
4.4.
Receptor............................................................................................................ 9
4.4.1. El proceso de escritura.................................................................................. 11
5. SOLUCIÓN A IMPLEMENTAR.......................................................................... 11
5.1. Consideraciones generales.............................................................................. 11
5.2.
Contador decimal............................................................................................ 12
5.3. Registro de desplazamiento. ........................................................................... 12
5.4.
Transiciones delsecuencial principal. ............................................................ 13
5.5.
Maquina de dos estados.................................................................................. 13
5.6.
Máquina de estados finitos del emisor. .......................................................... 14
5.7.
Emisor, receptor y prueba final...................................................................... 15
5.8.
Apéndice voluntario: el receptor. ................................................................... 16

2/16

1. OBJETIVOS
•
•

Realizar un sistema completo en VHDL que combine diferentes niveles de implementación.
Comprobar con diferentes test el funcionamiento de cada uno de los elementos más sencillos que
componen el sistema.

2. FICHEROS NECESARIOS
Junto conel guión de la práctica se deberán haber recogido los siguientes ficheros:
• “escritor.vhd” y “lector.vhd”
• “Tipos.vhd”:
Declaración del tipo Estados.
• “Contador.vhd”:
Entidad y esqueleto de la arquitectura de un contador decimal cíclico
de 0 a 9.
• “RegDespl.vhd”:
Entidad y esqueleto de la arquitectura de un registro de
desplazamiento de 8 bits.
• “Transiciones.vhd”:
Entidad yesqueleto de la arquitectura del secuencial principal.
• “TestTransiciones.vhd”: Test del secuencial principal.
• “Maq2Estados.vhd”:
Entidad y esqueleto de la arquitectura de la máquina de 2 estados.
• “TestMaq2Estados.vhd”: Test de la máquina de 2 estados.
• “FSMem.vhd”:
Entidad y esqueleto de la arquitectura de la máquina de estados
finitos del emisor.
• “TestFSMem.vhd”:
Test de la máquinade estados finitos del emisor.
• “Emisor.vhd”:
Entidad y esqueleto de la arquitectura del emisor.
• “RecFunc.vhd”
Entidad y arquitectura del receptor en estilo algorítmico.
• “Test.vhd”
Test del sistema completo

3. MATERIAL A ENTREGAR
El material que se debe entregar es el siguiente:
• Memoria.
• Ficheros con la implementación del sistema y los test.
La memoria deberá entregarse en...