PrácticaVGA

Práctica 1: Generación de señal de
VGA.
Ana Fuster Pay
Mª Jesús Esparza Pedreño
Con esta práctica se pretende generar a través de una FPGA la señal que nos permite controlar
unmonitor VGA, podremos generar una “imagen” que controlaremos desde nuestra FPGA.
Como entradas de la FPGA, para nuestro diseño, tendremos una señal de reloj y el bus de
entrada del color quequeremos mostrar en el monitor. A la salida tendremos el color que
conectaremos directamente al monitor (señales de color) y dos sincronías (una vertical y otra
horizontal), todo elloexplicado a continuación.
La práctica se basa en realizar un barrido al monitor. En primer lugar realizamos un barrido
horizontal y por cada barrido horizontal realizamos uno vertical. Laseñal de sincronía
horizontal nos indica cuando termina su respectivo barrido y debe pasarse al de la siguiente
línea y la sincronía vertical nos indica el comienzo y final de lapantalla. Con las inhibiciones se
controlan los momentos en los que la pantalla se pone de color negro.
Todo el montaje viene determinado por una señal de reloj cuya frecuencia es de 25 GHz,sin
embargo, el reloj proporcionado por el programa es de 50 GHz, por lo tanto, necesitaremos un
divisor de frecuencias a la entrada del reloj cuyo factor en “clock divisor” es 2.
Elesquemático será el presentado a continuación:

En primer lugar colocamos un contador. Éste nos marca el ciclo de reloj por el que vamos, es
decir, nos marcará el pixel por el que vamos.Para controlar las señales horizontales empleamos tres comparadores. Tendremos que
generar las siguientes señales horizontales:

El primer comparador se encarga de comparar la salidadel contador con 628, pues
necesitamos que se ponga a cero a partir de los 629 pixeles para conseguir la inhibición
horizontal, por tanto, la condición impuesta a éste será CValue