puertas logicas

74LS283 - SUMADOR COMPLETO



SIMBOLO LOGICO DIAGRAMA DE PINES





TABLA DE FUNCIONES:




DESCRIPCIÓN GENERAL:

Es un sumador completo de alta velocidad que realiza la incorporación de dos entradas de 4 bits binarios. Acepta dos palabras binarias de 4 bits (A1-A4, B1 a B4) y una entrada de acarreo (C0). La suma (R) salidas seproporcionan para cada bit y Sistemas para lograr pre análisis parcial rendimiento con el arrastre resultante y Genera las salidas suma binaria (Σ1-Σ4) y el acarreo de salida (C4) desde el bit más significativo. El LS283 funciona ya sea con activos operandos alto o bajo activo (lógica positiva o negativa). Esto proporciona al diseñador del sistema de dos parciales palabras de 8 bits en 25 ns en desempeñofuturo en la economía y la reducción de paquete de dos palabras de 16 bits en 45 ns


APLICACIONES:

Sumadores binarios de 4 bits con el 74LS283
Esta clase de dispositivos, siendo, en esencia, un sumador hexadecimal de 4 bits, Por lo tanto, acepta como entradas dos números de 4 bits de cada uno, A y B, y un bit de acarreo previo, CO.

Sumadores en cascada con el 74LS283
Sumadores parapalabras de tamaño superiores a 4 bits si se disponen varios 74LS283 en cascada. Para el efecto, basta simplemente con conectar la salida C4 del sumador de menor peso a la entrada CO del sumador siguiente.

La operación de resta con el 74LS283
Puede ser utilizado para llevar a la práctica operaciones de resta. Más aún, tanto la suma como la resta son, desde el punto de vista digital, muysimilares, por lo cual resulta fácil la implementarla de circuitos digitales que permitan seleccionar una u otra operación.







74LS138 - DECODIFICADOR / DEMULTIPLEXOR


SIMBOLO LOGICO DIAGRAMA DE PINES

TABLA DE FUNCIONES
Inputs
Outputs
Enable
Select

G1
G2 (Note 1)
C
B
A
YO
Y1
Y2
Y3
Y4
Y5
Y6
Y7
X
H
X
X
X
H
H
H
HH
H
H
H
L
X
X
X
X
H
H
H
H
H
H
H
H
H
L
L
L
L
L
H
H
H
H
H
H
H
H
L
L
L
H
H
L
H
H
H
H
H
H
H
L
L
H
L
H
H
L
H
H
H
H
H
H
L
L
H
H
H
H
H
L
H
H
H
H
H
L
H
L
L
H
H
H
H
L
H
H
H
H
L
H
L
H
H
H
H
H
H
L
H
H
H
L
H
H
L
H
H
H
H
H
H
L
H
H
L
H
H
H
H
H
H
H
H
H
H
LDESCRIPCIÓN GENERAL:

Estos circuitos están diseñados para ser utilizados específicamente para la alta velocidad con alto rendimiento de datos de enrutamiento de Memoria, aplicaciones de decodificador o, lo que requiere tiempos de retardo de propagación muy cortos.
Sistemas de transmisión de datos
En los sistemas de memoria de alto rendimiento de estos decodificadores se pueden utilizarpara minimizar los efectos del sistema de decodificación. Pueden utilizarse como memorias de alta velocidad, los tiempos de retardo de las entradas para simplificar la conexión en cascada y/o datos de decodificadores de recepción son generalmente menos que el tiempo de acceso típico, DM74LS139 contiene dos totalmente independientes de 2 a 4 líneas de la memoria. Esto significa que los sistemaseficaces de retardo decodificadores / demultiplexores introducidas por el decodificador es insignificante.



UNA DE SUS APLICACIONES:

DECODIFICADOR 3:8/DEMULTIPLEXOR DE 1:8.
Este circuito integrado contiene un demultiplexor 1:8, que también puede funcionar como decodificador 3 a 8.
La relación de pines de este integrado es la siguiente:
A , B y C: entradas de selección activas a nivel alto(5V).
E3 : entrada de validación o de dato activa a nivel alto (5V).
E2 y E1: entradas de validación activas a nivel bajo (0V).
Y0, Y1, Y2, Y3, Y4, Y5, Y6, Y7: salidas del demultiplexor activas a nivel bajo (0V).








74LS154 - DECODIFICADOR / DEMULTIPLEXOR



SIMBOLO LOGICO DIAGRAMA DE PINES




DESCRIPCIÓN GENERAL:...