Redes

Universidad Autónoma del Caribe
Redes I Grupo AN
Profesora Viviana López
Iván Fontalvo Olivares
Noviembre 25 del 2010
Evolución de la tecnología Ethernet
Introducción
Ethernet, uno de los estándares de redes de computadoras de área local que al cabo de 30 años ha evolucionado con el fin de satisfacer las crecientes demandas de conmutación de paquetes de redes. Esta se ha convertido en latecnología que permite unificar las comunicaciones a través de internet y otras redes que utilizan el protocolo internet (IP).
Para el año 2006, el grupo de trabajo Higher Speed Study Group (HSSG) encontró que los estándares Ethernet necesitaban algo más rápido que Ethernet de 10 Gigabit. El crecimiento de ancho de banda para aplicaciones de red de agregación se encontró que superando lascapacidades de las redes que emplean enlace de agregación con 10 Gigabit Ethernet. A medida que el HSSG ha estudiado el tema, se determinó que la computación y aplicaciones de red de agregación fueron creciendo a tasas diferentes. Por primera vez en la historia de Ethernet, una velocidad más alta de Estudio determinó que dos tipos de Ethernet se necesitaban nuevos: 40 gigabit por segundo paraaplicaciones de servidor y de informática, y 100 por segundo para la agregación de la red
aplicaciones.
Task Force se formó en enero de 2008 para desarrollar un 40 Gigabit Ethernet y Gigabit Ethernet estándar de 100. Basados en este proyecto se esfuerzan en el desarrollo de especificaciones de la capa física para la comunicación a través de placas madres, cableado de cobre, fibra multi-modo, y de un solomodo de fibra. En octubre de 2008, se dio un gran paso hacia adelante, ya que genera el proyecto de 1,0 de la modificación de la especificación IEEE 802.3. Ademas de Task Force, Broadcom está comercializando unidades de pruebas de un procesador que soporta conexiones de tipo 100 Gigabit Ethernet, como parte de una arquitectura que puede escalar en sistemas cluster con una capacidad total de 100Tbps.

Desarrollo
 El P802.3ba IEEE especifica algunas interfaces como interfaces lógicas, dentro de chips, en lugar de una interchip físicas,
interfaces como lo han sido en el pasado. Una especificación de interfaz lógica sólo especifica las señales
y su comportamiento. Una especificación de interfaz física también especifica los parámetros eléctricos y el calendario de
las señales. Lainclusión de interfaces lógicas soporta el sistema en un chip (SoC) implementaciones en varios núcleos, la aplicación de las subcapas diferentes, son suministrados por diferentes proveedores. La prestación de un proceso abierto especificación de la interfaz a través de la enmienda IEEE P802.3ba, esta ayudará a que estos núcleos se integren en un SoC de la misma manera que los chips de diferentesfabricantes que pueden ser integrados para construir un sistema. Mientras que una especificación de la interfaz física es suficiente para especificar una interfaz lógica, hay casos poco probable en que las interfaces una vez se implementan como una interfaz física para el suministro de electricidad y parámetros de tiempo son innecesarios.
El XLGMII, que apoya el gigabit 40 por tarifa de datos en segundolugar, y la CGMII, que apoya a los 100 gigabit por segundo velocidad de datos, se definen como interfaces lógicas entre el MAC y el PCS, que comparten una especificación de interfaz común, la única diferenciación es la velocidad del reloj especificada.
La interfaz proporciona 64 bits de ancho de transmisión y recepción rutas de datos. Estos 64 bits de datos, caminos que se agrupan en 8 carriles de8 bits, con un poco de control asociados a cada carril que indica si se trata de datos o de control de información, tales como delimitadores o inactiva, trasladado durante ese ciclo de reloj. Estos relojes funcionan a una
uno-sesenta de sesiones de la tasa de datos resultantes en un reloj de 625 MHz para 40 gigabit por segunda operación
y un reloj de 1,5625 GHz por 100 gigabit por segunda...