reporte diagrama a bloques quartus ll













Practica 1
COMPUERTAS LOGICAS Y ECUACIONES BOOLEANAS EN VHDL DE QUARTUS

Materia
Dispositivos Digitales Programables

INTRODUCCION

En la primera parte de estereporte se mostrará la práctica que consiste en realizar por medio del compilador VHDL del software Quartus cada una de las compuertas lógicas para comprobar y realizar la correspondiente simulación,observando la respuesta de salida en cada una de ellas al cambiar los valores de las entradas. Posteriormente continúa la práctica en VHDL de Quartus de ecuaciones booleanas realizadas en clase para sudesarrollo y simulación de proyecto determinando sus salidas.

Material
Computadora
Quartus Software
DESARROLLO (parte I)

Para la realización de esta práctica se abre el software de Quartus y ensu pantalla principal de inicio se le da clic en el icono de New Project Wizard. Figura 1.

Figura 1 ventana de inicio del software de Quartus.


Después de que seleccionamos la opción anteriornos aparece la ventana en la que elegimos la dirección donde se guardara el proyecto, el nombre del proyecto y el nombre de la entidad con la que se estará trabajando para el proyecto VHDL. En estecaso nuestra entidad se llama comp1 (La dirección del resguardo del proyecto debe de ser en la misma carpeta del software para evitar errores en la compilación y simulación del proyecto). Figura 2.Figura 2. Ventana del nombre del proyecto, la entidad y la dirección de almacenamiento.

Al terminar la descripción anterior nos aparecerá una pantalla de agregar archivos para el proyecto, en estecaso omitimos este paso y solo le damos siguiente. Figura 3.

Figura 3. Ventana para agregar archivos.


En la siguiente ventana de configuración aparece la de configuración de dispositivos yfamilias. En dicha ventana seleccionaremos en la opción de familia la opción de Cyclone III y en la lista de dispositivos disponibles seleccionamos en este caso la última opción. Ver figura 4....